通过一层层抽象,做出的复杂操作,让费力的的事变得更快、更简单、更精准
20世纪人类数量翻倍,全球贸易和运输更加紧密,工程与科学复杂度加深,需要更多自动化,更强的计算能力
只用两种状态就可以表示信息, 用1:真,0:假就可以标识
布尔逻辑的基本操作:NOT、AND、OR
AND门:多个输入都为true输出才是true,其他都是false
OR门:有一个输入是true,输出就是true
**XOR异或门:**两个相同的值同时输入,输出为false
只有两个数字0,1,每一位都比旁边大2倍
二进制中一个1或0叫一“位”
**含义:**8位称为一字节
计算机大部分的操作都是8位的数据范围:0~255,256个结果
32/64位计算机:一块处理器,每块是32位/64位
大部分计算机从左数第一位用来表示正负数,1:负数,0:正数,剩下的用来表示数字
ALU是“Arithmetic and logic Unit(算术逻辑单元)”的简称,用于计算机的表示和存储数字(处理数据),是计算机的数学大脑,计算机所有负责运算的组件都用到了它,
1970年,最著名的ALU,英特尔74181,第一封装在单个芯片内的完整ALU,让计算机可以更小更便宜
有两个单元,一个算术单元和一个逻辑单元
负责计算机中所有的数字操作,比如加减法
半加器 计算一位加法(1+1)
全加器 计算三位和运算(例如:101+110)
8位加法器(8位行波进位加法器)
算出的结果大于可展示的内容
现在计算机用的加法电路
执行逻辑操作,如AND,OR,NOT和简单的数值测试判断一个数是否为负数
当玩游戏、写入文档时,突然断电进度进度条丢失的原因,电脑使用的ARM模式存储
寄存器:一组锁存器叫寄存器,寄存器能存一个数字,这个数字有多少位叫位宽,早期电脑用8位寄存器,然后是16位,32位,现在大部分计算机都有64位寄存器
内存/内存储器:让ALU计算后讲结果保存起来,进行后续操作,可以访问任何位置,下面这个就是一个真实的内存条,上面有8个内存模块,每个内存模块有32个内存方块,每个内存方块上有4个小块,每个小块上是128*64位的矩阵,类型有SRAM、RAM、DRAM、闪存、NVRAM
持久存储:“持久存储”,电源关闭时数据也不会丢失
锁存:锁定一个值,放入数据的动作叫写入,拿出数据的动作叫读取
结合变成AND-OR锁存器
输入设置1输出1,复位输入1输出0
输入设置0输出0,复位输入1输出0
锁存器两个输入较为复杂,
仅有一个输入线,将他设置成0/1来储存值,内部还有一个线用来启用内存,启用时允许写入,没启用就锁定
先将“允许写入线”设置成1,
等8条数据线写入数据,
将“允许写入线”设置成0,
数据输出端就是刚才输入的8位数字,8位值就保存起来了
启用某个锁存器,就打开相应的行线和列线,然后记录数字,用4位就可以记录行列代表的数字2^4=16,12行8列,可写为
点亮对应行列地址标识的所在的线
但是一个256位的寄存器还是无法进行操作,需要扩大规模,
1行8个 ,可以存一个8位(一字节)的数字, 存一个8位数字,需要同时给8个256位内存一样的地址,每个地址存一位,意味着可以存256个字节,也就是有256个地址,每个地址可以读或写一个8位值
已经做出了ALU(用于计算),寄存器(存一个值),RAM(寄存器升级,一大块内存,在不同的位置存大量的数据),在前面两个基础上组合在一起变成一个CPU
指令:程序中一个个操作,去指示计算机需要做什么
CPU:计算机的心脏中央处理单元,负责执行程序中的指令,简称CPU,由寄存器、ALU、内存、指令表、控制单元、时钟组成
时钟:控制CPU节奏,“取指令-解码-执行”的速度叫做时钟速度,单位赫兹
超频:加快时钟速度,超频太多会导致CPU过热,产生乱码
动态调整频率:按照需求修改时钟速度
微观系统框架:已高层次视角看计算机,如当我们用一条线连接两个组件是,这条线只是所有必须线路的抽象(也就是逻辑上的线,现实可能没那么简单)
上节课做了一个简易的CPU,CPU之所以强大是因为可编程,CPU是一块可以被软件控制的硬件,写入不通的指令,CPU就会执行不同的任务,回忆上节课3+14的过程
指令和数据:都存放是在一个内存中的,在根本层面上海误区吧
指令长度:计算机指令字的位数
立即值:在JUMP后面的值
计算机从1秒一次到1秒1次到1秒亿次,都做了哪些优化
总线:CPU和RAM之间用来传递数据的线
缓存:在CPU中的小块RAM,可以避免CPU空等,用于存储批量指令,也可以充当临时空间存放中间值,适合长/复杂的运算,
缓存命中:想要的数据已在缓存中,称为缓存命中
缓存未命中:想要的数据不在缓存中,称为缓存未命中
脏位:在缓存的每块空间中存在,用于标识缓存中的数据和RAM中是否一致,不一致时,发生在缓存慢了而CPU有要缓存时,在缓存腾出空间时先检查脏位,如果是脏的,会先把数据写回RAM
指令流水线:取址→解码→执行三个步骤同时进行,提升CPU性能
乱序执行:动态排序有依赖关系的指令,可以最小化流水线停工时间,效率很高
推测执行:把JUMP这种指令当做岔路口,高端CPU猜那条路可能性大一些,提前将指令放入流水钱,如果cpu猜对了就马上执行,猜错了就要清空流水线
分支预测:让CPU提高预测分支的准确性
2.1到2.4都是针对优化一个指令流的吞吐量,2.5是同时处理多个指令流
使用减少晶体管的切换时间,cpu直接在硬件层面(ALU)设计了除法电路但是依然有瓶颈,现在更是加入了其他电路,并引入了缓存
含义:为了不让CPU空等RAM,CPU内部的小块RAM,一般较小,缓存仅有KB/MB, CPU从RAM拿数据就可以拿一批数据,RAM→cache→CPU,例如:处理器想计算某处的值,RAM直接把100-200位置的值全部给缓存,当处理器向下处理值时,就可以直接从缓存中拿数据
并行处理指令,让取址→解码→执行三个步骤同时进行,提升CPU性能,最大程度上利用所有硬件,在一个时钟周期内让吞吐量扩大3倍。
限制:以下两个限制都会对
进一步提升:乱序执行、推测执行
一个时钟周期内完成多个指令
多核处理器:一个 CPU 芯片中,有多个独立处理单元。但因为它们整合紧密,可以共享一些资源,可以合作运算。
超级计算机,拥有多个CPU,例如模拟宇宙
二、给学生提供充分的从事数学活动的机会,让学生成为学习的主人。本节课教学注重学生自主学习,让学生通过自主学习、自主分析,掌握本节课的重点,对信息进行处理。整个过程使学生亲生经历了知识的产生和形成的过程,突出体现了《新课程标准》所提出的“引导学生从已有的知识和经验出发,通过独立思考和合作交流,体验知识的发生和发展的过程”的新理念。
本节课教师以组织者、引导者、合作者的角色出现,把学生推上学习的主体地位。整节课,从李阿姨到小明家做客开始,再到小红吃感冒药等实际问题,主动尝试解决问题的能力。
但反思本节课的教学,教师讲得还是态度,作为活动课,应让学生在活动中,自己探索规律,在探索烙饼时,最好的学生小组合作,自己动手烙饼,自己体验3张饼烙法有3中,从而找出最优方案,从而让学生领会在以后的学习中要合理安排时间。在教学例1时,处理学生的反馈时,也做的不够好。在反馈时,先做什么,再做什么,程序表达的还不够清楚。也没有着重探讨哪些事情可以同时进行。另外既是合理安排,讲究效率,可以进一步提升,把事情符号化,用符号进行表达,先做什么,再做什么?才更加合理。
8.2“田忌赛马”中的数学问题
在这节课的教学中,从学生熟悉的故事入手。在学生自主探究、合作交流的过程中,发现数学知识不仅在生活中处处可见,而且在比赛中还有很大的学问。故事引入激发学生的学习兴趣,使学生有良好愉悦的学习情趣,积极的投入到学习中去。这节课中充分学习兴趣。对策本身是一个很抽象的概念,学生只有经历了知识的形成过程,才能建构新的知识体系,使学生学会到朝鲜不到局势。引导学生尝试从数学的角度运用所学知识和方法寻找解决问题的策略,使学生学习了在多种方案中寻找最优方案的意义,提高学生解决问题的能力。
2020小学数学下册资料汇编
小学语文数学各单元测试卷
2020小学英语下册资料汇编
免费领取:三至六年级下册英语在线教程