逻辑电路按照逻辑功能可分为，设计电路，输入三个逻辑变量ABC，如果输入相同就输出1，否则就输出0

来源：蜘蛛抓取(WebSpider) 时间：2022-12-12 04:09 标签： 逻辑电路按照逻辑功能可分为

本资源由会员分享，可在线阅读，更多相关《《用中规模组合逻辑器件设计组合逻辑电路》的实验报告（6页珍藏版）》请在人人文库网上搜索。

1、实验六 用中规模组合逻辑器件设计组合逻辑电路一、实验目的1学习中规模集成数据选择器的逻辑功能和使用方法。 2学习使用中规模集成芯片实现多功能 组合逻辑电路的方法。二、设计任务用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端 qc0,控制着电路的功能，当C1C0= 00时，电路实现对输入的两个信号的或的功能；当C1C0= 01时，电路实现对输入的两个信号的与的功能；当C1C0 = 10时，电路实现对输入的两个信号的异或的功能；当C1c0= 11时，电路实现对输入的两个信号的同或的功能。三、设计过程 （1）根据题意列出真值表如下所示，再填入卡诺图中。ABC

9、C0、A、B）的卡诺图及降维f图如图所示。F函数降维图（图中变量CCA换成CCB结果不变）（3）、减少 Y 函数的输入变量，将 4 变量减为 3 变量，通过降维来实现。如上图所示。 这时，数据选择器的 输入端D D7分别为：D0=B,D1=1,D2=0,D3=B,D4=B,D5=B ,D6= B,D7=BB6B

3、54）、 F 函数逻辑图如下图所示四、实验用仪器、仪表 数字电路实验箱、万用表、 74LS151、 74LS00。五、实验步骤1 检查导线及器件好坏。2 按上图连接电路。 C1、C0、A、B 分别接逻辑开关，检查无误后接通电源 3 按真值表逐项进行测试并检查是否正确，如有故障设法排除。4 结果无误后记录数据后拆线并整理实验设备。 实验数据如下：CA01实验证明，实验数据与设计值完全一致。设计正确。六、设计和实验过程的收获与体会。1、设计过程的收获与体会：设计前要将真值表列出。用

4、低维数据选择器实现高维逻辑函数时， 首先要降维， 将多出的变量作为记图变量。 当需 要降维处理时， 将谁作为记图变量是任意的， 但结果是不同的。因此要进行降维时，要 确定哪几个变 量作为数据选择器的地址输入变量。可用 Electronics Workbench 进行仿真。以验证设计正确与否。2、实验过程的收获与体会：74LS151 的第七脚 必须接低电平；出现故障时，首先检查 地址输入端 的电平，看其状态是否与相接的逻辑电平开关相 同。如 不相符，则可能存在断路现象。如相同，则检查其输出是否与相应数据端输入相同， 如相同，可能存在 设计错误，如不同，则可能器件已损坏。实验逻辑电路图最好把集成块

5、的引脚标上，以便接线和检查。1、 用数据选择器 74LS151 或 3/8 线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端C1C0,控制着电路的功能，当C1C0= 00时，电路实现对输入的两个信号的或 的功能；当C1C0 = 01时，电路实现对输入的两个信号的与的功能；当C1C0=10时，电路实现对输入的两个信号的异或的功能；当C1C0 =

数字逻辑考试题答案及评分标准

一、填空（共17分，每空1分）

3. 三态门的输出有 、 、 三种状态。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。

11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。

13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。

二、选择（共10分，每题1分）

4. 若用1表示高电平，0表示低电平，则是（ ）。

5. 下逻辑图的逻辑表达式为（ ）。

6. 三态门的逻辑值正确是指它有（ ）。

9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。

A. 在结构上只能由各种门电路组成

B. 电路中不包含记忆（存储）元件

C. 有输入到输出的通路

D. 有输出到输入的反馈回路

三 、简答题（共15分，每题5分） & & &

1. 一个n 位无符号二进制整数能表示的十进制数范围有多大？表示一个最大2位十进制数至少需要多少二进制数？

3. 写出下列十进制数的BCD 码。

1. 用代数法化简下列各式（每小题3分）

2. 用卡诺图法化简下式（5分）

4. 在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。（4分）

四、分析设计（35分）

1. 十字路口的路况如下图所示。通道A （含A1和A2）为主干道，当通道A 没有车辆行驶，而通道B1或B2有车辆停留或等待时，则该处的车辆可以行驶；当通道A 有车时，无论通道B 的情况如何，通道A 允许通行。试用逻辑门电路设计交通灯控制电路。（15分）

数字逻辑考试题答案及评分标准

一、填空（共20分，每空1分）

1. 逻辑门电路中的基本逻辑关系为 、 、 三种。

2. 电平的高低一般用“1”和“0”两种状态区别，若规定 ， 则称为正逻辑。

3. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立

5. 逻辑函数的表示方法有逻辑状态表、逻辑式、 、 。

6. 对于n 个输入变量有 个最小项。

二、单项选择题（共10分，每题1分）

2. 如果编码0100表示十进制数4，则此码不可能是（ ）。

6. 下列触发器中，没有约束条件的是（ ）。

9. 将十六进制数（4E.C ）16转换成十进制数是（ ）。

10. 同步时序电路和异步时序电路比较，其差异在于后者（ ）。

B. 没有统一的时钟脉冲控制

D. 输出只与内部状态有关

三、 用逻辑代数证明下列等式（共10分，每小题5分)

四、化简题,将下列逻辑函数化成最小项。（每小题5分，共10分)

五、用卡诺图法化简下列逻辑函数。（共10分，每小题5分)

1. 用与非门设计一个举重裁判表决电路。举重比赛有3个裁判，其中一个主裁判，两个副裁判。每一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。只有当两个或两个以上裁判判定成功举起，且其中有一个为主裁判时，表示选手成功举起的指示灯才亮。（10分）

一、填空（共20分，每空1分）

1. 二值逻辑中，变量的取值不表示 ，而是指 。

2. 三态门电路的输出有1、 和 三种状态。

7. 构成一个模6的同步计数器最少要 个触发器

9. 逻辑代数中的三种基本逻辑运算有 、 、 。

11. T 触发器是在cp 操作下,具有保持和 功能的触发器。

二、选择题（共10分，每题1分）

1. 下列四个数中与十进制（163）10不相等的是（ ）。

2. n 个变量可以构成（ ）个最小项

5. 下列逻辑电路中为时序逻辑电路的是（ ）。

三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD 码。（共10分，每小题5分）

四、化简题（共25分，每题5分）

五、分析下图所示逻辑电路的功能。（10分）

六、试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。（10分）

数字逻辑考试题答案及评分标准

一、填空（共15分，每空1分）

1. 三态门的输出有 、 、 三种状态。

9. 构成一个模6的同步计数器最少要 个触发器。

12. 对于共阴极显示器，可以用输出 的七段译码器7448来进行译码驱动。

13. 将特定的信息表示成二进制代码的过程称为 。

二、选择题（每题1分，共10分）

2. 将十六进制数（4E.C ）16转换成十进制数是（ ）。

3. 标准与或式是由（ ）构成的逻辑表达式。

三、 用代数法化简下列等式（共20分，每题5分）

四、已知逻辑电路如图4.13示，试分析该电路的逻辑功能。（10分）

五、用译码器74138和适当的逻辑门实现函数。（10分）

六、数据选择器如下图所示，并行输入数据I 3I 2I 1I 0=1010，控制端X=0，A 1A 0的态序为00、01、10、11，试画出输出端L 的波形。（10分）

七、分析时序电路。（20分）

学年第12学期《数字电路与逻辑设计》48课时期末复习1■ 学年 第 12 学期 《数字电路与逻辑设计》 4 8 课时 期 末 复 习 1 ■ 第一 部 分Ⅰ、单项选择题Ⅱ、填空题Ⅲ、简答题这一部分涉及本课程讲授的所有章节。2■ 第一 部 分 Ⅰ、单项选择题Ⅱ、填空题 Ⅲ、简答题 这一部分涉及本课程讲授的所有章节。 2 ■ 第二 部 分Ⅰ、逻辑函数的化简；Ⅱ、边沿触发器的工作波形。逻辑函数的化简包括公式和卡若图两种，涉及第一章逻辑代数的所有基本知识；边沿触发器的工作波形即作图，涉及 D 和JK型两种触发器。需要熟悉其工作特性，掌握其应用。3■ 第二 部 分

我要回帖

更多关于 逻辑电路按照逻辑功能可分为 的文章

 

随机推荐