Verilog做出一个加减法器,请问这个语法有什么问题总提示subb=~b+1有问题

我要回帖

 

随机推荐