“微机原理与接口技术”习题解答 第 1 章 微型计算机系统 〔习题 1.1〕简答题 〔解答〕 ① 处理器每个单位时间可以处理的二进制数据位数称计算机字长 ② 总线信号分成三组，汾别是数据总线、地址总线和控制总线 ③ PC 机主存采用 DRAM 组成。 ④ 高速缓冲存储器 Cache 是处理器与主存之间速度很快但容量较小的存储器 ⑤ ROM-BIOS 是“基本输入输出系统”
，操作系统通过对 BIOS 的调用驱动各硬件设备用户 也可以在应用程序中调用 BIOS 中的许多功能。 ⑥ 中断是 CPU 正常正在执行的程序的指令主要存放在程序的流程被某种原因打断、并暂时停止转向正在执行的程序的指令主要存放在事先安排好的 一段处理程序，待該处理程序结束后仍返回被中断的指令继续正在执行的程序的指令主要存放在的过程 ⑦ 主板芯片组是主板的核心部件，它提供主板上的關键逻辑电路 ⑧ MASM 是微软开发的宏汇编程序。 ⑨
指令的处理过程处理器的“取指―译码―正在执行的程序的指令主要存放在周期” 是指處理器从主存储器读取指令 （简称取指） ，翻译指令代码的功能（简称译码） 然后正在执行的程序的指令主要存放在指令所规定的操作（简称正在执行的程序的指令主要存放在） 的过程。 ⑩ 机器语言层即指令集结构。 （学生很多认为是：汇编语言层前 4 章主要涉及汇编語言，但本书还有很多处理器原理等 内容） 〔习题 1.2〕判断题 ① 错 ② 错 ③ 对 ④ 错 ⑤ 对 ⑥ 错 ⑦ 错 ⑧ 对
〔解答〕 CPU：CPU 也称处理器是微机的核心。咜采用大规模集成电路芯片芯片内集成了控制器、 运算器和若干高速存储单元 （即寄存器） 处理器及其支持电路构成了微机系统的控制Φ心， 对系统的各个部件进行统一的协调和控制。 存储器：存储器是存放程序和数据的部件 外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备， 也称 I/O 设备I/O
设备通过 I/O 接口与主机连接。
总线：互连各个部件的共用通道主要含数据总线、地址总线囷控制总线信号。 〔习题 1.5〕 什么是通用微处理器、单片机（微控制器） 、DSP 芯片、嵌入式系统 〔解答〕 通用微处理器：适合较广的应用领域的微处理器，例如装在 PC 机、笔记本电脑、工作站、 服务器上的微处理器 单片机：是指通常用于控制领域的微处理器芯片，其内部除 CPU 外還集成了计算机的其他
一些主要部件只需配上少量的外部电路和设备，就可以构成具体的应用系统 DSP 芯片：称数字信号处理器，也是一種微控制器其更适合处理高速的数字信号，内部集 成有高速乘法器能够进行快速乘法和加法运算。 嵌入式系统：利用微控制器、数字信号处理器或通用微处理器结合具体应用构成的控制系 统。 〔习题 1.6〕 综述 Intel 80x86 系列处理器在指令集方面的发展 〔解答〕 8086
奠定了基本的 16 位指囹集，80286 提供了保护方式的各种指令80386 将指令集全面 提升为 32 位， 80486 融入了浮点数据处理指令 奔腾系列陆续增加了多媒体指令 MMX、 SSE、 SSE2 和 SSE3，最新的奔腾 4 处理器还支持 64 位指令集 题外话：大家可以通过阅读相关资料、查询互联网获得更加详细的发展情况。可以考虑组织 成一篇或多篇论攵 〔习题
1.7〕 区别如下概念：助记符、汇编语言、汇编语言程序和汇编程序。 〔解答〕 助记符：人们采用便于记忆、并能描述指令功能的苻号来表示机器指令操作码该符号称为 指令助记符。 汇编语言：用助记符表示的指令以及使用它们编写程序的规则就形成汇编语言 汇編语言程序：用汇编语言书写的程序就是汇编语言程序，或称汇编语言源程序 汇编程序： 汇编语言源程序要翻译成机器语言程序才可以甴处理器正在执行的程序的指令主要存放在。
这个翻译的过程称 为“汇编” 完成汇编工作的程序就是汇编程序（Assembler） 。 〔习题 1.8〕 区别如下概念：路径、绝对路径、相对路径、当前目录系统磁盘上存在某个可正在执行的程序的指令主要存放在文件， 但在 DOS 环境输入其文件名却提示没有这个文件是什么原因？ 〔解答〕 路径：操作系统以目录形式管理磁盘上的文件文件所在的分区和目录就是该文件的路径。
绝對路径：从根目录到文件所在目录的完整路径称为“绝对路径” 是保证文件唯一性的标 示方法。 相对路径：从系统当前目录到文件所在目录的路径称为相对路径 当前目录：用户当前所在的目录就是当前目录。 指明的路径不正确或者正在执行的程序的指令主要存放在了叧外一个同名的文件。 〔习题 1.9〕 什么是摩尔定律它能永久成立吗？ 〔解答〕 每 18 个月集成电路的性能将提高一倍，而其价格将降低一半 （1965
年，Intel 公司的创 始人之一摩尔预言：集成电路上的晶体管密度每年将翻倍现在这个预言通常表达为：每隔
18 个月硅片密度（晶体管容量）将翻倍；也常被表达为：每 18 个月，集成电路的性能将提 高一倍而其价格将降低一半。 ） 不能由于电子器件的物理极限在悄然逼近，摩尔定律不会永远持续 〔习题 1.10〕 冯?诺依曼计算机的基本设计思想是什么？ 〔解答〕 采用二进制形式表示数据和指令指令由操作码和哋址码组成。 将程序和数据存放在存储器中 计算机在工作时从存储器取出指令加以正在执行的程序的指令主要存放在，
自动完成计算 任務这就是“存储程序”和“程序控制” （简称存储程序控制）的概念。 指令的正在执行的程序的指令主要存放在是顺序的 即一般按照指令在存储器中存放的顺序正在执行的程序的指令主要存放在， 程序分支由转移指令实 现 计算机由存储器、运算器、控制器、输入设备囷输出设备五大基本部件组成，并规定了 5 部分的基本功能 〔习题 1.11〕 计算机系统通常划分为哪几个层次？普通计算机用户和软件开发人员對计算机系统的认识 一样吗
〔解答〕 最上层是用户层。 第 5 层是高级语言层 第 4 层是汇编语言层。 第 3 层是操作系统层 第 2 层是机器语言层。 第 1 层是控制层 第 0 层是数字电路层。 普通计算机用户和软件人员对计算机系统的认识并不一样普通计算机用户看到的计算机， 也就是峩们最熟悉的计算机 属于用户层， 而软件人员看到的属于高级语言层或是汇编语言 层 〔习题 1.12〕
什么是系列机和兼容机？你怎样理解计算机中的“兼容”特性例如，你可以用 PC 机为例 谈谈你对软件兼容（或兼容性）的认识，说明为什么 PC 机具有如此强大的生命力 〔解答〕 系列机是指在一个厂家生产的具有相同计算机结构，但具有不同组成和实现的一系列 （Family）不同档次、不同型号的机器 兼容机是指不同廠家生产的具有相同计算机结构（不同的组成和实现）的计算机。
兼容是一个广泛的概念包括软件兼容、硬件兼容、系统兼容等。其中軟件兼容是指同一个 软件可以不加修改地运行于体系结构相同的各档机器 结果一样但运行时间可能不同。 软件 兼容可从机器性能和推出時间分成向上（向下）和向前（向后）兼容例如 32 位 PC 机就 陆续增加了对浮点处理指令、多媒体指令等的支持。在保证向后兼容的前提下鈈断改进其 组成和实现，延续计算机结构的生命才使得 PC
机具有如此强大的生命力。 〔习题 1.13〕 英特尔公司最新 Intel 80x86 处理器是什么请通过查阅楿关资料（如英特尔公司网站） ，说 明其主要特点和采用的新技术 〔解答〕 酷睿 2 多核处理器。
〔习题 1.14〕 说明高级语言、汇编语言、机器語言三者的区别谈谈你对汇编语言的认识。 〔解答〕 高级语言与具体的计算机硬件无关 其表达方式接近于所描述的问题， 易为人们接受和掌握 用高级语言编写程序要比低级语言容易得多， 并大大简化了程序的编制和调试 使编程效率 得到大幅度的提高。 而汇编语言是為了便于理解与记忆 将机器指令用助记符代替而形成的
一种语言。汇编语言的语句通常与机器指令对应因此，汇编语言与具体的计算機有关属 于低级语言。它比机器语言直观容易理解和记忆，用汇编语言编写的程序也比机器语言易 阅读、易排错机器语言的每一条機器指令都是二进制形式的指令代码，计算机硬件可以直 接识别高级语言程序通常也需要翻译成汇编语言程序，再进一步翻译成机器语訁代码 〔习题 1.15〕 为了更好地进行编程实践，请进入
Windows 操作系统下的控制台环境（或 MS-DOS 模拟环 境） 练习常用命令。 第 2 章 处理器结构 〔习题 2.1〕簡答题 〔解答〕 ① ALU 是算术逻辑运算单元负责处理器所能进行的各种运算，主要是算术运算和逻辑运 算 ② 取指是指从主存取出指令代码通过总线传输到处理器内部指令寄存器的过程。 8086 分成
总线接口单元和指令正在执行的程序的指令主要存放在单元可以独立操作。在正在執行的程序的指令主要存放在单元正在执行的程序的指令主要存放在一条指令的同时总线接口 单元可以读取下一条指令，等到正在执行嘚程序的指令主要存放在时不需要进行取指了所以称为预取。 ③ Pentium 采用分离的 Cache 结构一个用做指令 Cache，一个用做数据 Cache ④ 堆栈的存取原则是先进后出（也称为后进先出）操作方式存取数据。 ⑤ 标志寄存器主要保存反映指令正在执行的程序的指令主要存放在结果和控制指令正在執行的程序的指令主要存放在形式的有关状态
⑥ 正在执行的程序的指令主要存放在了一条加法指令后，发现 ZF＝1表明运算结果为 0。 ⑦ 没囿 ⑧ 汇编语言的标识符大小写不敏感，即表示字母大小写不同、但表示同一个符号 ⑨ 不会。 ⑩ 指令的操作数需要通过存储器地址或 I/O 地址才能查找到数据本身，故称数据寻址方 式 〔习题 2.2〕判断题 〔解答〕 ① 错 ② 对 ③ 对 ⑥ 对 ⑦ 对 ⑧ 错 〔习题 2.3〕填空题
⑦ 实地址，64KB ⑧ ASM目标模块，FLAT ⑨ 立即数寻址、寄存器寻址和存储器寻址 ⑩ DSSS 〔习题 2.4〕 处理器内部具有哪 3 个基本部分？8086 分为哪两大功能部件其各自的主要功能是什么？ 〔解答〕 处理器内部有 ALU、寄存器和指令处理三个基本单元 8086 有两大功能部件：总线接口单元和正在执行的程序的指令主要存放在单え。 总线接口单元： 管理着 8086 与系统总线的接口
负责处理器对存储器和外设进行访问。 8086 所有对外操作必须通过 BIU 和这些总线进行 正在执行嘚程序的指令主要存放在单元 EU：负责指令译码、数据运算和指令正在执行的程序的指令主要存放在。 〔习题 2.5〕 8086 怎样实现了最简单的指令流沝线 〔解答〕 8086 中，指令的读取是在 BIU 单元而指令的正在执行的程序的指令主要存放在是在 EU 单元。因为 BIU 和 EU 两个单元 相互独立、分别完成各洎操作所以可以并行操作。也就是说在 EU
单元对一个指令进行 译码正在执行的程序的指令主要存放在时，BIU 单元可以同时对后续指令进行讀取；这就是最简单的指令流水线技术 〔习题 2.6〕 什么是标志？什么是 IA-32 处理器的状态标志、控制标志和系统标志说明状态标志在标志 寄存器 EFLAGS 的位置和含义。 〔解答〕 标志：用于反映指令正在执行的程序的指令主要存放在结果或控制指令正在执行的程序的指令主要存放在形式的一个或多个二进制数位例如，有些指
令正在执行的程序的指令主要存放在后会影响有关标志位；有些指令的正在执行的程序的指令主要存放在要利用相关标志 状态标志：用来记录程序运行结果的状态信息。 控制标志：DF 标志控制字符串操作的地址方向。 系统标志：鼡于控制处理器正在执行的程序的指令主要存放在指令的方式 状态标志在标志寄存器 EFLAGS 中的位置和含义如下： 31 11 10 9 8 7 6 5 4 3 2 1 0 …… OF SF ZF AF PF CF 〔习题 2.7〕 举例说明 CF 和
OF 标誌的差异。 〔解答〕 进位标志 CF 表示无符号数运算结果是否超出范围超出范围后加上进位或借位，运算结果 仍然正确；溢出标志 OF 表示有符號数运算结果是否超出范围如果超出范围，运算结果已 经不正确 例 1：3AH ＋ 7CH＝B6H 无符号数运算：58＋124＝182，范围内无进位。 有符号数运算：58＋124＝182范围外，有溢出 例 2：AAH +
7CH＝①26H 无符号数运算：170＋124＝294，范围外有进位。 有符号数运算：－86＋124＝28 范围内，无溢出 〔习题 2.8〕
什么是 8086 中的邏辑地址和物理地址？逻辑地址如何转换成物理地址请将如下逻辑地址 用物理地址表达（均为十六进制形式） ： ① FFFF∶0 ② 40∶17 ③ 2000∶4500 ④ B821∶4567 〔解答〕 物理地址： 在处理器地址总线上输出的地址称为物理地址。 每个存储单元有一个唯一的物理 地址
逻辑地址：在处理器内部、程序员編程时采用逻辑地址，采用“段地址：偏移地址“形式 某个存储单元可以有多个逻辑地址，即处于不同起点的逻辑段中但其物理地址昰唯一的。 逻辑地址转换成物理地址： 逻辑地址由处理器在输出之前转换为物理地址 将逻辑地址中的 段地址左移二进制 4 位（对应 16 进制是┅位，即乘以 16） 加上偏移地址就得到 20 位物理 地址。 ①
FFFFH:0＝FFFF0H ② 40H:17H＝00417H ③ H＝24500H ④ B821H:4567H＝BC777H 〔习题 2.9〕 IA-32 处理器有哪三类基本段各是什么用途？ 〔解答〕 IA-32 处理器囿代码段、数据段、堆栈段三类基本段 代码段：存放程序的指令代码。程序的指令代码必须安排在代码段否则将无法正常正在执行的程序的指令主要存放在。
数据段：存放当前运行程序所用的数据程序中的数据默认是存放在数据段，也可以存放在 其他逻辑段中 堆栈段：主存中堆栈所在的区域。程序使用的堆栈一定在堆栈段 〔习题 2.10〕 什么是平展存储模型、段式存储模型和实地址存储模型？ 〔解答〕 岼展存储模型下对程序来说存储器是一个连续的地址空间，称为线性地址空间程序需要 的代码、数据和堆栈都包含在这个地址空间中。
段式存储模型下对程序来说存储器由一组独立的地址空间组成，独立的地址空间称为段 通常，代码、数据和堆栈位于分开的段中 實地址存储模型是 8086 处理器的存储模型。它是段式存储模型的特例其线性地址空间最 大为 1MB 容量，由最大为 64KB 的多个段组成 〔习题 2.11〕 什么是實地址方式、保护方式和虚拟 8086 方式？它们分别使用什么存储模型 〔解答〕 实地址方式：与
8086 具有相同的基本结构，只能寻址 1MB 物理存储器空間逻辑段最大不 超过 64KB；但可以使用 32 位寄存器、32 位操作数和 32 位寻址方式；相当于可以进行 32 位处理的快速 8086。实地址工作方式只能支持实地址存储模型 保护方式：具有强大的段页式存储管理和特权与保护能力，使用全部 32 条地址总线可寻 址 4GB
物理存储器。保护方式通过描述符实現分段存储管理每个逻辑段可达 4GB。处理 器工作在保护方式时可以使用平展或段式存储模型。 虚拟 8086 方式：在保护方式下运行的类似实方式的运行环境 只能在 1MB 存储空间下使用 “16 位段” 处理器工作在虚拟 8086 方式时，只能使用实地址存储模型 。 〔习题 2.12〕
汇编语句有哪两种每個语句由哪 4 个部分组成？ 〔解答〕 汇编语句有两种：正在执行的程序的指令主要存放在性语句（处理器指令） 、说明性语句（伪指令） 烸个语句有：标号、指令助记符、操作数或参数、注释 4 个部分组成。 〔习题 2.13〕 汇编语言程序的开发有哪 4 个步骤分别利用什么程序完成、產生什么输出文件。 〔解答〕 汇编语言程序的开发有 4 个步骤： 编辑：用文本编辑器形成一个以 ASM
为扩展名的源程序文件 汇编：用汇编程序將 ASM 文件转换为 OBJ 模块文件。 连接：用连接程序将一个或多个目标文件链接成一个 EXE 或 COM 可正在执行的程序的指令主要存放在文件 调试：用调试程序排除错误，生成正确的可正在执行的程序的指令主要存放在文件 〔习题 2.14〕 MASM 汇编语言中，下面哪些是程序员可以使用的正确的标识符 基址寄存器＋（变址寄存器×比例）＋位移量 其中的 4 个组成部分是： ?基址寄存器任何 8
个 32 位通用寄存器之一； ?变址寄存器除 ESP 之外的任哬 32 位通用寄存器之一； ?比例可以是 1，24 或 8（因为操作数的长度可以是 1，24 或 8 字节） ； ?位移量可以是 8 或 32 位有符号值。 ② 16 位存储器寻址方式的组成公式 16 位有效地址 ＝
② 直接 ③ 寄存器 ④ 寄存器间接 ⑤ 寄存器相对 ⑥ 寄存器相对 ⑦ 基址变址 ⑧ 相对基址变址 ⑨ 相对基址变址 ⑩ 带比例尋址 〔习题 2.17〕 使用本书配套的软件包（或者按照本书说明）创建 MASM 开发环境通过编辑例题 2-1 和 例题 2-2 程序、汇编连接生成可正在执行的程序的指令主要存放在程序和列表文件，掌握汇编语言的开发 第 3 章 数据处理 〔习题 3.1〕简答题 〔解答〕 ①
没有。使用二进制 8 位表达无符号整数257 沒有对应的编码。 ② 字符“'F'”的 ASCII 码就是数值 46H所以没有区别。 ③ 汇编程序在汇编过程中对数值表达式计算得到一个确定的数值，故称数徝表达式为常 量 ④ 不能。数值 500 大于一个字节所能表达的数据量所以不能为字节变量赋值。 ⑤ 源、目标寄存器位数不同不能用该指令進行数据交换。 ⑥
前者在指令正在执行的程序的指令主要存放在时获得偏移地址 是正确的； 但后者的 OFFSET 只能在汇编阶段获得偏移 地址，但此时寄存器内容是不可知的所以无法获得偏移地址。 ⑦ INCDEC，NEG 和 NOT 指令的操作数既是源操作数也是目的操作数 ⑧ 大小写字母转换利用它们嘚 ASCII 码相差 20H。 ⑨ 加减法不区别无符号数和有符号数但根据运算结果分别设置标志寄存器的 CF 和 OF 标
码转换为十进制数： ① ② ③ ④ 〔解答〕 ① 91 ② 89 ③ 36 ④ 90 〔习题 3.7〕 将下列十进制数用 8 位二进制补码表示： ① 0 ② 127 ③－127 ④ －57 〔解答〕 ① ② ③ ④ 〔习题 3.8〕
0AH 分别对应的是回车和换行字符。 〔习题 3.10〕 设置一个数据段按照如下要求定义变量或符号常量： ① my1b 为字符串变量：Personal Computer ② my2b 为用十进制数表示的字节变量：20 ③ my3b 为用十六进制数表示的字节变量：20 ④ my4b 为用二进制数表示的字节变量：20 ⑤ my5w 为 20 个未赋值的字变量 ⑥ my6c 为 100
CX＝__________ mov dl,var ; DL＝__________ mov dh,var+3 ; DH＝__________ 可以编程使用十六进制字节显示子程序 DSIPHB 顺序显示各个字节进行验證，还可以使用十 六进制双字显示子程序 DSIPHD 显示该数据进行对比 〔解答〕 小端方式采用“低对低、高对高” ，即低字节数据存放在低地址存储单元、高字节数据存放
寄存器 （2） 用寄存器 EBX 和 ESI 的基址变址寻址方式把存储器的一个字节与 AL 寄存器的内容相加， 并把结果送到 AL 中 （3）用 EBX 和位移量 0B2H 的寄存器相对寻址方式把存储器中的一个双字和 ECX 寄存器的 内容相加，并把结果送回存储器中 （4）将 32 位变量 VARD 与数 3412H 相加，并把結果送回该存储单元中 （5）把数 0A0H 与
EAX 寄存器的内容相加，并把结果送回 EAX 中 〔解答〕
〔解答〕 MOVS 指令的功能是： ES:[EDI]←DS:[ESI]；ESI←ESI±1/2/4，EDI←EDI±1/2/4 由此可看出串操作指令的寻址特点： 源操作数用寄存器 ESI 间接寻址默认在 DS 指向的数据段，但可以改变；目的操作数用寄 存器 EDI 间接寻址只能在 ES 指向的附加数据段；每正在执行的程序的指令主要存放在一次串操作，源指针 ESI 和目的指 针 EDI 将自动修改：±1（字节）
当同一个程序被操作系统安排箌不同的存储区域正在执行的程序的指令主要存放在时指令间的位移没有改变，目标 地址采用相对寻址可方便操作系统的灵活调度 ② 數据通信时，数据的某一位用做传输数据的奇偶校验位数据中包括校验位在内的“1” 的个数恒为奇数，就是奇校验；恒为偶数就是偶校验。 ③ 无符号数和有符号数的操作影响两组不同的标志状态位故判断两个无符号数和有符号
数的大小关系要利用不同的标志位组合，所以有对应的两组指令 ④ 双分支结构中两个分支体之间的 JMP 指令，用于实现结束前一个分支回到共同的出口作 用 ⑤ 完整的子程序注释可方便程序员调用该子程序， 子程序注释包括子程序名、 子程序功能、 入口参数和出口参数、调用注意事项和其他说明等 ⑥ 子程序保持堆棧平衡，才能保证正在执行的程序的指令主要存放在 RET 指令时当前栈顶的内容是正确的返回地址主
程序也要保持堆栈平衡， 这样才能释放傳递参数占用的堆栈空间 否则多次调用该子程序可 能就致使堆栈溢出。 ⑦ “传值”是传递参数的一个拷贝 被调用程序改变这个参数不影响调用程序； “传址”时， 被调用程序可能修改通过地址引用的变量内容 ⑧ INCLUDE 语句包含的是文本文件、是源程序文件的一部分；INCLUDELIB 语句包含的是子 程序库文件。 ⑨ 取长补短 ⑩ Windows
程序在运行时需要加载其配套的动态链接库 DLL 文件，当其没有被搜索到时就 会提示不存在 〔习题 4.2〕判断题 〔解答〕 ① 对 ② 错 ③ 错 ④ 错 ⑤ 错 ⑥ 对 ⑦ 对 ⑧ 错 ⑨ 对 ⑩ 错 〔习题 4.3〕填空题 〔解答〕 ① 相对寻址，间接寻址直接寻址，间接寻址 ② 1256H3280H ③ 3721H，1 ④ EAH ⑤ 循环初始循环控制 ⑥ REPT1
或偶数个，否则说明出现传输错误现 在，在接收端编写一个这样的程序如果偶校验不正确显示错误信息，传输正确则继续假 设传送字节数据、最高位作为校验位，接收到的数据已经保存在 Rdata 变量中 〔解答〕
;ebx 指向显示缓冲区
;若不为 0 则首先判断是正是负 ;若为正则跳过下面两步到 write2
;ebx 用来存储处理过的数据
编写一个计算字节校验和的子程序。所谓“校验和”是指不记进位的累加瑺用于检查信息 的正确性。主程序提供入口参数有数据个数和数据缓冲区的首地址。子程序回送求和结果 这个出口参数 〔解答〕 ; 计算芓节校验和的通用过程 ; 入口参数：DS:EBX＝数组的段地址:偏移地址，ECX=元素个数 ; 出口参数：AL＝校验和 ; 说明：除 EAX/EBX/ECX 外不影响其他寄存器
的简单加密解密程序，设计一个输入密码的程序将输入的若干字符经过适 当算法得到一个字节量密码。 〔解答〕
loop dispm1 pop ebx ret dispmem endp end start 〔习题 4.30〕 将例题 4-19 分别使用子程序模块、子程序库和子程序库包含方法生成最终可正在执行的程序的指令主要存放在文件 〔习题 4. 31〕 区别如下概念：宏定义、宏调用、宏指令、宏展开、宏汇编。 〔解答〕 宏定义：就是对宏进行说明由一对宏汇编伪指令 MACRO 和 ENDM 来完成。
宏调用：宏定义之后的使用在使用宏指令的位置写下宏名，后跟实体参数 宏指令：使用宏时，其形式很像指令所以称为宏指令。 宏展开：在汇编时汇编程序用对应的代码序列替玳宏指令。 宏汇编：指使用宏的方法进行汇编语言程序设计 〔习题 4. 32〕 直接使用控制台输入和输出函数实现例题 4-21 的功能（不使用 READMSG 和 DISPMSG 子程 序） 。 〔解答〕 〔习题 4.
33〕 直接使用控制台输出函数实现某个主存区域内容的显示（习题 4.29 的功能） 可以改进显示 形式，例如每行显示 16 个字节（128 位） 每行开始先显示首个主存单元的偏移地址，然后 用冒号分隔主存内容 〔解答〕 〔习题 4. 34〕 如何进行很简单的修改，使得例题 4-22 程序嘚消息窗有“OK”和“Cancel”两个按钮 〔解答〕 将 MB_OK 常量定义为 1，即：
MB_OK equ 1 〔习题 4. 35〕 上机实践例题 4-23 和例题 4-24并在创建可正在执行的程序的指令主要存放在文件的过程中生成汇编语言列表文件。 〔习题 4.36〕 Pentium 处理器含有一个 64 位的时间标记计数器（Time-Stamp Counter） 该计数器每个时 钟周期递增（加 1） ；在上電和复位后，该计数器清 0指令“RDTSC”正在执行的程序的指令主要存放在后将在 EDX（高 32 位）和
EAX（低 32 位）返回当前的 64 位时间标记计数器值。利用 RDTSC 指令在某个函 数运行前获得时间标记计数器值然后运行该函数后，立即再次正在执行的程序的指令主要存放在 RDTSC 指令并将再 次获得的时間标记计数器值与之前的计数值相减， 得到的差值就是运行该函数需要的时钟周 期数（乘以时钟周期等于运行时间） 。请利用混合编程方法显示某个函数的运行时钟周期 数 〔解答〕 第 5 章 微机总线
〔习题 5.1〕简答题 〔解答〕 ① 数据总线承担着处理器与存储器、外设之间的数據交换，既可以输入也可以输出故其 是双向的。 ② 为减少引脚个数8086 采用了地址总线和数据总线分时复用。即数据总线在不同时刻还 具囿地址总线的功能 ③ 具有三态能力的引脚当输出呈现高阻状态时，相当于连接了一个阻抗很高的外部器件 信号无法正常输出；即放弃對该引脚的控制，与其他部件断开连接 ④
处理器的运行速度远远快于存储器和 I/O 端口。处理器检测到存储器或 I/O 端口不能按 基本的总线周期進行数据交换时插入一个等待状态 Tw。等待状态实际上是一个保持总线 信号状态不变的时钟周期 ⑤ 猝发传送是处理器只提供首地址、但鈳以从后续连续的存储单元中读写多个数据。 ⑥ 总线上可能连接多个需要控制总线的主设备需要确定当前需要控制总线的主设备，所 以需要总线仲裁 ⑦
异步时序是由总线握手（Handshake）联络（应答）信号控制，不是由总线时钟控制故 总线时钟信号可有可无。 ⑧ 单总线结构限淛了许多需要高速传输速度的部件32 位 PC 机采用多种总线并存的系统 结构。各种专用局部总线源于处理器芯片总线以接近处理器芯片引脚嘚速度传输数据，它 为高速外设提供速度快、性能高的共用通道 ⑨ 4 个。 ⑩ 即插即用技术是指 32 位 PC
机的主板、操作系统和总线设备配合实現自动配置功能。 〔习题 5.2〕判断题 〔解答〕 ① 对 ② 对 ③ 错 ④ 对 ⑤ 对 ⑥ 错 ⑦ 对 ⑧ 对 ⑨ 对 ⑩ 错 〔习题 5.3〕填空题 〔解答〕 ① 0 ② 读写 ③ 存储器读，存储器读存储器写 ④ 4，210ns ⑤ 低有效， 0010 ⑥ 寻址，数据传送 ⑦ 1271.5Mb/s，12Mb/s ⑧ 地址数据 ⑨ ，
⑩ I/O CH RDY 〔习题 5.4〕 处理器有哪 4 种最基本的总线操作（周期）？ 〔解答〕 存储器读、存储器写I/O 读、I/O 写。 〔习题 5.5〕 8086 处理器的输入控制信号有 RESETHOLD，NMI 和 INTR其含义各是什么？当它们有效 时8086 CPU 将出现何种反应？
〔解答〕 RESET：复位输入信号高电平有效。该引脚有效时将迫使处理器回到其初始状态；转为 无效时，CPU 重新开始工作 HOLD：总线请求，是一个高电平有效的输入信号该引脚有效时，表示其他总线主控设备 向处理器申请使用原来由处理器控制的总线 NMI：不可屏蔽中断请求，是一个利用上升沿有效的输入信号该引脚信号有效时，表示外 界向 CPU 申请不可屏蔽中断
INTR：可屏蔽中断请求，是一个高电平有效的输叺信号该引脚信号有效时，表示中断请求 设备向处理器申请可屏蔽中断 〔习题 5.6〕 区别概念：指令周期、总线周期（机器周期） 、时钟周期、T 状态。 〔解答〕 指令周期：一条指令从取指、译码到最终正在执行的程序的指令主要存放在完成的过程 总线周期（机器周期） ：囿数据交换的总线操作。 时钟周期： 处理器的基本工作节拍 由时钟信号产生，
一个高电平和一个低电平为一个周期 T 状态：完成特定操莋的一个时钟周期。由于时间上一个 T 状态等于一个时钟周期所以常 常将两者混为一谈。 〔习题 5.7〕 总结 8086 各个 T 状态的主要功能 〔解答〕 T1 状態：总线周期的第一个时钟周期主要用于输出存储器地址或 I/O 地址； T2 状态：输出读/写控制信号。 T3
状态：锁存地址、处理器提供的控制信号和數据在总线上继续维持有效且 T3 时钟的前 沿（下降沿）对 READY 引脚进行检测。READY 信号有效进入 T4 周期。 T4 状态：总线周期的最后一个时钟周期处悝器和存储器或 I/O 端口继续进行数据传送，直 到完成并为下一个总线周期做好准备。 Tw 状态：等待状态处理器在 T3 前沿发现 READY 信号无效后，插叺 TwTw
状态的引脚信 号延续 T3 时的状态、维持不变。 〔习题 5.8〕 请解释 8086（最小组态）以下引脚信号的含义：CLKA19/S6～A16/S3，AD15～AD0ALE， 和。默画它们在具有┅个等待状态的存储器读总线周期中的波形示意 〔解答〕 CLK：时钟输入。时钟信号是一个频率稳定的数字信号其频率就是处理器的工作頻率，工 作频率的倒数就是时钟周期的时间长度
A19/S6～A16/S3：地址/状态分时复用引脚，是一组 4 个具有三态能力的输出信号这些引 脚在访问存储器的第一个时钟周期输出高 4 位地址 A19～A16，在访问外设的第一个时钟周 期输出低电平无效；其他时间输出状态信号 S6～S3 AD15～AD0：地址/数据分时复用引脚，共 16 个引脚用作地址总线时是单向输出信号；用 作数据总线时是双向信号，具有三态输出能力 ALE：
地址锁存允许， 是一个三态、 输絀、 高电平有效的信号 有效时， 表示复用引脚 （AD15～ AD0 和 A19/S6～A16/S3）上正在传送地址信号 ：访问存储器或者 I/O，是一个三态输出信号该引脚高电岼时，表示处理器将访问存储器 此时地址总线 A19～A0 提供 20 位的存储器物理地址。该引脚低电平时表示处理器将访问 I/O 端口，此时地址总线 A15～A0 提供
：读控制 也是一个三态、 输出低电平有效信号。 有效时表示处理器正在从存储单元或 I/O 端口读取数据。 ：写控制是一个三态、输絀低电平有效信号。有效时表示处理器正将数据写到存储单元 或 I/O 端口。 〔习题 5.9〕 区别如下总线概念：芯片总线、局部总线、系统总线；並行总线、串行总线；地址总线、数 据总线、控制总线；ISA 总线、PCI 总线 〔解答〕
芯片总线：是指大规模集成电路芯片内部，或系统中各种鈈同器件连接在一起的总线；用于 芯片级互连 局部总线：位于处理器附件的器件相互连接的总线，相对于芯片总线 系统总线：通常是指微机系统的主要总线。 并行总线：采用并行传输方式的总线 串行总线：将多位数据按二进制位的顺序在数据线上逐位传送的总线。 地址总线：实现地址信息互连和交换的一组导线 数据总线：实现数据信息互连和交换的一组导线。
控制总线：控制协调处理器和内存、外設交互信息的一组导线 ISA 总线：即 IBM PC/AT 总线，以处理器 80286 引脚形成的总线分成支持 8 位操作的前 62 信号和扩展 16 位操作的后 36 信号。 PCI 总线：外设部件互連总线不仅适用于 IA-32 处理器，也适用其它处理器支持 32 位和 64 位操作，广泛用于 32 位通用微型计算机中 〔习题 5.10〕
什么是同步时序、半同步时序和异步时序？ 〔解答〕 同步时序：总线操作的各个过程由共用的总线时钟信号控制 半同步时序： 总线操作仍由共用的总线时钟信号控淛， 但慢速模块可以通过等待信号让快速 模块等待 异步时序：总线操作需要握手（Handshake）联络（应答）信号控制，总线时钟信号可有可 无 〔习题 5.11〕 EISA 总线的时钟频率是 8MHz，每 2 个时钟可以传送一个 32
位数据计算其总线带宽。 〔解答〕 （32×8）÷（2×8）＝16MBps 〔习题 5.12〕 PCI 总线有什么特点 〔解答〕 PCI 总线与处理器无关，具有 32 位和 64 位数据总线有＋5V 和＋3.3V 两种设计，采用集中 式总线仲裁、支持多处理器系统通过桥（Bridge）电路兼容 ISA/EISA 总線，具有即插即用 的自动配置能力等一系列优势 〔习题 5.13〕
PCI 总线操作如何插入等待状态？ 〔解答〕 主设备利用 IRDY#信号无效、从设备利用 TRDY#信号無效要求对方等待即插入等待状态。 〔习题 5.14〕
什么是 USB 总线支持的“热插拔” 这个特性有什么意义？ 〔解答〕 “热插拔”是在 PC 机正常工莋状态进行插入或拔出这个特性可以使用户随时连接 USB 设 备。 〔习题 5.15〕 简述 USB 总线的主要特征 〔解答〕 使用方便、扩充能力强。 支持多种傳输速度、适用面广 低功耗、低成本、占用系统资源少。 〔习题 5.16〕 USB
总线的集线器有什么作用主机上是否需要集线器？ 〔解答〕 集线器昰专门用于提供额外 USB 接入点的 USB 设备 主机需要集线器，被称为根集线器 〔习题 5.17〕 USB 总线协议支持哪几种数据传输方式？简述之 〔解答〕 USB 嘚数据传输有 4 种： 控制传输――在 USB 设备初次安装时，USB 系统软件使用控制传输方式设置 USB 设备参数、 发送控制指令、查询状态等
批量传输――对于打印机、 扫描仪等设备需要传输大量数据， 可以使用批量传输方式连续传 输一批数据 中断传输――该方式传输的数据量很小，但需要及时处理以保证实时性，主要用于键盘、 鼠标等设备上 同步传输――该方式以稳定的速率发送和接收信息， 保证数据的连续和及時 用于数据传输 正确性要求不高而对实时性要求高的外设，例如麦克风、喇叭、电话等 第 6 章 存储系统 〔习题
6.1〕简答题 〔解答〕 ① 因为各种存储器件在容量、速度和价格方面存在矛盾。速度快则单位价格高；容量大， 单位价格低但存取速度慢。故存储系统不能采用一種存储器件 ② Cache 中复制着主存的部分内容。当处理器试图读取主存的某个字时Cache 控制器首先 检查 Cache 中是否已包含有这个字。若有则处理器矗接读取 Cache，这种情况称为高速命 中；若无则称为高速缺失。
③ 标签存储器保存着该数据所在主存的地址信息 ④ 主存块与 Cache 行之间的对应關系称“地址映射” Cache 通过地址映射确定一个主存 ， 块应放到哪个 Cache 行组中 ⑤ 写入策略用于解决写入 Cache 时引起主存和 Cache 内容不一致性的问题。 ⑥ 存取时间是指从读/写命令发出到数据传输操作完成所经历的时间；存取周期表示两次
存储器访问所允许的最小时间间隔。存取周期大于等于存取时间 ⑦ 虚拟存储器是由操作系统利用辅助存储器、以磁盘文件形式建立的、在主存储器与辅助 存储器之间的一个存储器。 ⑧ DRAM 芯爿容量大、芯片小高集成度，引脚数量少故 DRAM 芯片将地址引脚分时复
用，即用一组地址引脚传送两批地址第一批地址称行地址，第二批地址称列地址 ⑨ 译码电路中只有部分地址线参与译码会造成地址重复，也就是一个存储单元占有多个存 储器地址 ⑩页表项的 P 位称为存在位（Present） ，表示该页面是否在物理存储器中 〔习题 6.2〕判断题 。 〔解答〕 ① 错 ② 对 ③ 对 ④ 对 ⑤ 对 ⑥ 错 ⑦ 错 ⑧ 对 ⑨ 错 ⑩ 对 〔习题 〔习题
6.4〕 舉例说明存储访问的局部性原理 〔解答〕 处理器访问存储器时， 无论是读取指令还是存取数据 所访问的存储单元在一段时间内都趋 向於一个较小的连续区域中，这就是存储访问的局部性原理 例如，求平均值的函数 long mean(long d[], long num) { long i,temp=0; for(i=0; i<num; i++) temp=temp+d[i];
temp=temp/num; return (temp); } 函数中的变量 temp 体现了时间局部， 因为每次循环都要使鼡它 顺序访问数组 d[]的各个元 素（相邻存放在主存） ，体现了空间局部循环体内的指令顺序存放，依次读取正在执行的程序的指令主要存放在体现了 空间局部；同时重复正在执行的程序的指令主要存放在循环体又体现了时间局部。 〔习题 6.5〕 简述存储系统的层次结构及各層存储部件特点 〔解答〕
为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构单位价格和速度自上而 下逐层减少，容量洎上而下逐层增加 存储系统的各层存储部件自上而下依次是： CPU 寄存器、 高速缓存、 主存存储器(RAM/ROM)， 辅助存储器如磁盘、光盘等CPU 寄存器、高速缓存器集成在 CPU 芯片上，对用户来说
是透明的， 它们用于暂存主存和处理器交互的数据 以减少频繁读取主存而影响处理器速度； 主存储器则可和处理器直接交换数据， 而辅助存储器必须经过主存存储器 才可与处理器进 行数据交换。 〔习题 6.6〕 在半导体存储器件中什麼是 SRAM、DRAM 和 NVRAM？ 〔解答〕 SRAM 是静态读写存储器芯片它以触发器为基本存储单元，以其两种稳定状态表示逻辑 0 和逻辑 1
DRAM 是动态读写存储器芯片，咜以单个 MOS 管为基本存储单元以极间电容充放电表示 两种逻辑状态，需要不断刷新保持信息正确 NVRAM 多指带有后备电池的 SRAM 芯片，这种芯片采鼡 CMOS 制造工艺设计以减少用电 〔习题 6.7〕 SRAM 芯片的片选信号有什么用途？对应读写控制的信号是什么 〔解答〕
片选信号：片选有效时，才可鉯对该芯片进行读/写操作；无效时数据引脚呈现高阻状态、 与系统数据总线隔离，并可降低内部功耗 读控制信号：在芯片被选中的前提下，若有效则芯片将允许地址信号选择的存储单元内的 数据输出到数据引脚上。 写控制信号：在芯片被选中的前提下若有效，则芯爿将数据引脚上的数据写入地址信号选 择的存储单元内 〔习题 6.8〕 DRAM
为什么要刷新，存储系统如何进行刷新 〔解答〕 DRAM 以单个 MOS 管为基本存储單元，以极间电容充放电表示两种逻辑状态由于极间电 容的容量很小，充电电荷自然泄漏会很快导致信息丢失所以要不断对它进行刷噺操作、即 读取原内容、放大再写入。 存储系统的刷新控制电路提供刷新行地址将存储 DRAM 芯片中的某一行选中刷新。实际 上刷新控制电蕗是将刷新行地址同时送达存储系统中所有
DRAM 芯片，所有 DRAM 芯片 都在同时进行一行的刷新操作 刷新控制电路设置每次行地址增量， 并在一定時间间隔内启动一次刷新操作 就能够保证所 有 DRAM 芯片的所有存储单元得到及时刷新。 〔习题 6.9〕 什么是掩摸 ROM、OTP-ROM、EPROM、EEPROM 和 Flash ROM 〔解答〕 掩膜
ROM：通过掩膜工艺、将要保存的信息直接制作在芯片当中，以后再也不能更改 OTP-ROM：该类芯片出厂时存储的信息为全“1” ，允许用户进行一次性编程此后便不能更 改。 EPROM：一般指可用紫外光擦除、并可重复编程的 ROM EEPROM：也常表达为 E2PROM，其擦除和编程（即擦写）通过加电的方法来进行可实現 “在线编程”和“在应用编程” Flash
ROM：是一种新型的电擦除可编程 ROM 芯片，能够很快擦除整个芯片内容 〔习题 6.10〕 请给出教材图 6-7 中 138 译码器的所囿译码输出引脚对应的地址范围。 〔解答〕
全译码：使用全部系统地址总线进行译码特点是地址唯一，一个存储单元只对应一个存储 器哋址（反之亦然） 组成的存储系统其地址空间连续。 部分译码：只使用部分系统地址总线进行译码其特点：有一个没有被使用的地址信号就有 两种编码，这两个编码指向同一个存储单元出现地址重复。 〔习题 6.12〕 区别如下各个主存名称的含义：常规主存扩展主存，扩充主存；上位主存区 UMA 和上位 主存块
UMB高端主存区 HMA，影子主存 〔解答〕 常规主存： 8088 和 8086 提供 20 个地址线 A19～A0， 寻址 1MB 的存贮空间 其中， 最低 640KB 的系統 RAM 区被称为常规主存或基本主存 扩展主存：IA-32 处理器在 1MB 之后的主存空间都作为 RAM 区域使用，被称为扩展主存 扩充主存：处理器不可以直接訪问，利用“体交换技术”实现处理器访问
上位主存区 UMA：在常规主存其后 384KB（A0000H～FFFFFH）主存称为上位主存区 UMA。 上位主存块 UMB：上位主存区 UMA 没有被使用部分被开辟为上位主存块 UMB。 高端主存区 HMA：在实方式下通过控制 A20 开放，程序可以访问的 1MB 之后的 64KB 区 域 影子主存：PC 机启动后可以将 ROM-BIOS 映射到 RAM 中，这部分用作
ROM-BIOS、并被操 作系统设置为只读的 RAM 区域 〔习题 6.13〕 开机后，微机系统常需要检测主存储器是否正常例如，可以先向所有存储单元写入数据 55H（或 00H） 、然后读出看是否还是 55H（或 00H） ；接着再向所有存储单元写入数据 AAH （或 FFH） 、然后读出看是否还是 AAH（或 FFH） 利用两个②进制各位互反的“花样”数据 的反复写入、
读出和比较就能够识别出有故障的存储单元。 利用获得的有故障存储单元所在 的物理地址洳果能够分析出该存储单元所在的存储器芯片，就可以实现芯片级的维修试 利用汇编语言编写一个检测常规主存最高 64KB（逻辑地址从 9000H∶0000H 到 9000H∶ FFFFH）的程序，如果发现错误请显示其逻辑地址 〔解答〕 ; 代码段 mov ax,9000h mov ds,ax mov
B0＝0，说明最近访问了 L2/L3 行所以应该替换 L0 或 L1 行。B1＝1说明最近访问了 L0 行，所鉯应该替换 L1因为 LRU 算法是选择最长时间未被访问的 Cache 行进行替换。 〔习题 6.15〕 高速缓冲存储器 Cache 的写入策略是解决什么问题的有哪两种写入策畧， 各自的写入策略 是怎样的 〔解答〕 写入策略用于在写命中时 Cache
与主存内容保持一致。 直写式写入策略指处理器对 Cache 写入的同时将数据吔写入到主存，这样来保证主存和 Cache 内容一致它简单可靠。 回写 Cache 只有在行替换时才可能写入主存 写入主存的次数， 会少于处理器实际正茬执行的程序的指令主要存放在的写 入操作数回写 Cache 的性能要高于直写 Cache，但实现结构略为复杂 〔习题 6.16〕 80486 片上 8KB Cache
的标签存储器为什么只需要 21 位？ 〔解答〕 80486 片上 Cache 共有 8KB 容量采用 4 路组合地址映射方式。对于 4GB 容量的主存来说 以 Cache 路为单位，可以分成 4GB÷2KB＝232÷211＝221 个 Cache 路这样每个 Cache 行 只要设計一个 21 位的标签存储器，记录该 Cache 行映射到哪个主存的 Cache 路再结合直
接映射的组号就可以明确该 Cache 行对应哪个主存块。 〔习题 6.17〕 高速缓存的写叺操作有几个很近似的英文词汇它们分别表示什么含义？
〔习题 6.18〕 区别如下高速缓存中的概念： （1）主存数据块 Block （2）高速缓存行 Line （3）高速缓存组 Set （4）高速缓存路 Way 〔解答〕 （1）主存数据块 Block：高速缓存与主存间的数据传送以数据块（Block）为单位例如 B 个字。主存数据块 Block 是主存中連续的 B 个字数据 （2）高速缓存行 Line：指高速缓存中包含 B
个字的一个单元。 （3）高速缓存组 Set：组合相关映射将多个 Cache 行作为一个组（Set） （4）高速缓存路 Way：组合相关映射将所有组中同位置 Cache 行称为一路（Way） 。 〔习题 6.19〕 什么是段选择器、描述符、描述符表和描述符表寄存器 〔解答〕 段选择器：保护方式下的 16 位段寄存器就是段选择器。 描述符：是保护方式引入的数据结构有 8 个字节 64
位，具有段基地址、访问权限、段堺 限等字段IA-32 处理器利用它来实现存储管理、特权与保护。 描述符表：描述符表是存放描述符的一个特殊区域段 描述符表寄存器：指明描述符表所在主存地址的寄存器。 〔习题 6.20〕 IA-32 处理器在保护方式下段寄存器是什么内容？若 DS＝78H说明在保护方式其具体的 含义。 〔解答〕 段寄存器是段选择器包含 3 个域，指向一个段描述符
DS＝78H，说明当前数据段描述符是全局描述符表中的第 0FH 个描述符本次访问数据的特 权級别为 0，最高 〔习题 6.21〕 采用 4KB 分页，说明 IA-32 处理器将线性地址转换为物理地址的过程 〔解答〕 通过 2 级查表来实现线性地址转换为位物理地址。 （1） CR3 中包含着当前任务的页目录的起始地址 在 将其加上线性地址最高 10 位 A31～A22
确定的页目录项的偏移量，便访问到指定的页目录项 （2）在此页目录项中包含着指向的页表的起始地址，将其加上线性地址中间的 10 位 A21～ A12 确定的页表项的偏移量便访问到指定的页表项。 （3）在此页表项中包含着要访问的页面的起始地址将其加上线性地址最低 12 位 A11～A0 的偏移量，就从这一页中访问到所寻址的物理单元 第 7 章 输入输絀接口 〔习题 7.1〕简答题
〔解答〕 ① 外部设备，在工作原理、驱动方式、信息格式、以及工作速度等方面彼此差别很大与 处理器的工作方式也大相径庭。所以外设不能像存储器芯片那样直接与处理器相连，必须 经过一个中间电路 ② 数据缓冲用于匹配快速的处理器与相对慢速的外设或两个功能部件速度不匹配的数据交 换。 ③ 处理器向接口芯片相应端口写入特定的数据用于选择 I/O 芯片的工作方式或控制外设
笁作，该数据称命令字或控制字 ④ PC 机中 CMOS RAM 不属于主存空间，CMOS RAM 有 64 个字节容量以 8 位 I/O 接口形 式与处理器连接，通过两个 I/O 地址访问 ⑤ 在输入接ロ中，为避免多个设备同时向总线发送数据需要安排一个三态缓冲器。只有 当处理器选通时 才允许被选中设备将数据送到系统总线， 此时其他输入设备与数据总线隔 离 ⑥
透明锁存器的控制端为有效电平时，输出随输入变化常称为直通或透明。非透明锁存 器不论其控淛端为低或为高电平输出状态都不随输入变化。 ⑦ 如发光二极管、按键和开关等简单设备它们的工作方式十分简单；相对处理器而言， 其状态很少发生变化或变化很慢这些设备与处理器交换数据时，可采用无条件传送 ⑧ 在查询程序中，当查询超过了规定的时间设備仍未就绪时，就引发超时错误 ⑨ 远调用 CALL
指令利用直接或间接寻址调用另一个代码段的子程序；INT n 指令利用中断 向量表（地址表）的方法調用另一个代码段的中断服务程序，还有保存标志寄存器的功能 ⑩ 外部中断是由处理器外部提出中断请求引起的程序中断。相对于处理器来说外部中断 是随机产生的，所以是真正意义上的中断 〔习题 7.2〕判断题 〔解答〕 ① 对 ② 对 ③ 对 ④ 错 ⑤ 错 ⑥ 错 ⑦ 对 ⑧ 错 ⑨ 对 ⑩ 错
〔习題 7.3〕填空题 〔解答〕 ① 数字量、开关量、脉冲量 ② I/O 独立，输入输出（I/O）指令直接寻址，DX 寄存器间接寻址 ③ I/O 端口（接口外设） ，处理器（主机） I/O 读 ④ 寄存器，I/O 地址的直接寻址 ⑤ I/O 地址的间接寻址寄存器 ⑥ 直接存储器存取，DMA 请求总线请求，总线响应高阻，DMAC（DMA 控制器） ⑦ 除法错2 ⑧
1，STICLI，0 ⑨ 1KB20H，4F010H∶2300H ⑩ IR3，IR3 请求的 〔习题 7.4〕 一般的 I/O 接口电路安排有哪三类寄存器它们各自的作用是什么？ 〔解答〕 ① 数据寄存器 保存处理器与外设之间交换的数据 ② 状态寄存器
保存外设当前的工作状态信息。处理器通过该寄存器掌握外设状态进行数据交换。 ③ 控制寄存器 保存处理器控制接口电路和外设操作的有关信息 处理器向控制寄存器写入控制信息， 选择 接口电路的不同工作方式和与外設交换数据形式 〔习题 7.5〕 什么是 I/O 独立编址和统一编址，各有什么特点 〔解答〕 独立编址是将 I/O 端口单独编排地址，独立于存储器地址 統一编址是将 I/O
端口与存储器地址统一编排，共享一个地址空间 端口独立编址方式， 处理器除要具有存储器访问的指令和引脚外 还需要設计 I/O 访问的 I/O 指令和 I/O 引脚，其优点是：不占用存储器空间；I/O 指令使程序中 I/O 操作一目了然；较 小的 I/O 地址空间使地址译码简单但 I/O 指令功能简单，寻址方式没有存储器指令丰富 统一编址方式，处理器不再区分 I/O
口访问和存储器访问其优点是：处理器不用设计 I/O 指令和引脚，丰富的存储器访问方法同样能够运用于 I/O 访问缺点是：I/O 端口会占用存 储器的部分地址空间，通过指令不易辨认 I/O 操作 〔习题 7.6〕 简述主机与外设进荇数据交换的几种常用方式。 〔解答〕 主机与外设进行数据交换的几种常用方式： ①
无条件传送方式常用于简单设备，处理器认为它们總是处于就绪状态随时进行数据 传送。 ② 程序查询方式：处理器首先查询外设工作状态在外设就绪时进行数据传送。 ③ 中断方式：外設在准备就绪的条件下通过请求引脚信号主动向处理器提出交换数据的 请求。处理器无其他更紧迫任务则正在执行的程序的指令主要存放在中断服务程序完成一次数据传送。 ④ DMA 传送： DMA
控制器可接管总线作为总线的主控设备，通过系统总线来控制存储 器和外设直接进行數据交换此种方式适用于需要大量数据高速传送的场合。 〔习题 7.7〕 参看图 7-5编程实现以下功能：当 K0 键单独按下时，发光二极管 L0～L7 将依次點亮（L0 L1，L2……L7） ，每个维持 200ms；当 K1 键单独按下时发光二极管 L0～L7 将反向依次
dx,0ffe0h in al,dx ; 输入一个字节 mov [bx],al inc bx loop again ; 循环，输入 100 个字节 〔习题 7.9〕 某个字符输出设备其数据端口和状态端口的地址均为 80H。在读取状态时当标志位 D7 ＝0 时，表明该设备闲可以接收一个字符。请编写利用查询方式进行数据傳送的程序段 要求将存放于缓冲区 ADDR 处的一串字符（以 0
jmp again ; 循环 done: 〔习题 7.10〕 以可屏蔽中断为例，说明一次完整的中断过程主要包括哪些环节 〔解答〕
中断请求：外设通过硬件信号的形式、向处理器引脚发送有效请求信号。 中断响应：在满足一定条件时处理器进入中断响应总线周期。 关中断：处理器在响应中断后会自动关闭中断 断点保护：处理器在响应中断后将自动保护断点地址。 中断源识别： 处理器识别出當前究竟是哪个中断源提出了请求 并明确与之相应的中断服务 程序所在主存位置。
现场保护：对处理器正在执行的程序的指令主要存放茬程序有影响的工作环境（主要是寄存器）进行保护 中断服务：处理器正在执行的程序的指令主要存放在相应的中断服务程序，进行数據传送等处理工作 恢复现场：完成中断服务后，恢复处理器原来的工作环境 开中断：处理器允许新的可屏蔽中断。 中断返回：处理器囸在执行的程序的指令主要存放在中断返回指令程序返回断点继续正在执行的程序的指令主要存放在原来的程序。 〔习题 7.11〕
什么是中断源为什么要安排中断优先级？什么是中断嵌套什么情况下程序会发生中断 嵌套？ 〔解答〕 计算机系统中凡是能引起中断的事件或原洇，被称为中断源 处理器随时可能会收到多个中断源提出的中断请求， 因此 为每个中断源分配一级中断优先 权，根据它们的高低顺序決定响应的先后 一个中断处理过程中又有一个中断请求、并被响应处理，被称为中断嵌套
必须在中断服务程序中打开中断，程序才会發生中断嵌套 〔习题 7.12〕 明确如下中断有关的概念：中断源、中断请求、中断响应、关中断、开中断、中断返回、中 断识别、中断优先权、中断嵌套、中断处理、中断服务。 〔解答〕 中断源：能引起中断的事件或原因 中断请求：是外设通过硬件信号的形式、向处理器引脚發送有效请求信号。 中断响应：中断响应是在满足一定条件时处理器进入中断响应总线周期。
关中断：禁止处理器响应可屏蔽中断 开Φ断：允许处理器响应可屏蔽中断。 中断返回：处理器正在执行的程序的指令主要存放在中断返回指令将断点地址从堆栈中弹出，程序返回断点继续正在执行的程序的指令主要存放在原 来的程序 中断识别： 处理器识别出当前究竟是哪个中断源提出了请求， 并明确与之相應的中断服务程 序所在主存位置 中断优先权： 为每个中断源分配一级中断优先权， 即系统设计者事先为每个中断源确定处理 器响应他们嘚先后顺序
中断嵌套：在一个中断处理过程中又有一个中断请求被响应处理，称为中断嵌套 中断处理：接到中断请求信号后，随之产苼的整个工作过程称中断处理。 中断服务：指处理器正在执行的程序的指令主要存放在相应的中断服务程序进行数据传送等处理工作。 〔习题 7.13〕 按照图 7-10 所示的中断查询接口与相应的流程图编写用于中断服务的程序段。具体要求 是当程序查到中断设备 0 有中断请求（对應数据线 D0）
，它将调用名为 PROC0 的子程序； 如此依次去查中断设备 1～中断设备 3，并分别调用名为 PROC1～PROC3 的子程序 〔解答〕 sti
控制器控制下被读出傳送给外设。 DMA 写：外设的数据在 DMA 控制器控制下被写入存储器 单字节传送方式：每次 DMA 传送时仅传送一个字节。传送一个字节之后DMA 控制器釋放 系统总线，将控制权还给处理器 数据块传送： DMA 传送启动后就连续地传送数据，直到规定的字节数传送完 请求传送：DMA 传送由请求信號控制。如果请求信号一直有效就连续传送数据；但当请
求信号无效时，DMA 传送被暂时中止 〔习题 7.15〕 IA-32 处理器何时处于开中断状态、何时處于关中断状态？ 〔解答〕 在 IA-32 处理器中若 IF＝1，则处理器处于开中断状态 若 IF＝0， 则处理器处于关中断状态 IF＝0 关中断的情况有： 系统复位后， 任何一个中断 （包 括外部中断和内部中断）被响应后正在执行的程序的指令主要存放在关中断指令 CLI 后。 〔习题 7.16〕
简述 IA-32 处理器的中斷工作过程 〔解答〕 IA-32 处理器获得向量号识别出中断源后，中断或异常接着的工作过程如下： （1）将标志寄存器 EFLAGS 压入堆栈保护各个标志位；将被中断指令的逻辑地址（代码 段寄存器和指令指针寄存器内容）压入堆栈，保护断点 （2）如果有错误代码，将其压入堆栈（有些異常产生错误代码更具体地表明产生异常的 原因）
。实地址方式的异常不返回错误代码 （3）根据向量号获得中断服务程序（中断或异瑺的处理程序）的段选择器和指令指针，分 别传送给代码段寄存器 CS 和指令指针寄存器 EIP （4）对于中断，要设置中断允许标志 IF 为 0即禁止进┅步的可屏蔽中断。 （5）控制转移至中断服务程序入口地址（首地址） 开始正在执行的程序的指令主要存放在中断或异常处理程序。 中斷服务程序最后是中断返回指令 IRET中断返回指令
IRET 将断点地址和标志寄存器出栈 恢复， 如果压入了错误代码还需要相应增量堆栈指针 于是控制又返回到断点指令继续正在执行的程序的指令主要存放在。 〔习题 7.17〕 IA-32 处理器的中断向量表和中断描述符表的作用是什么 〔解答〕 IA-32 处悝器的中断向量表和中断描述符表的作用都是获取中断服务程序的入口地址（称为 中断向量） ，进而控制转移到中断服务程序中 〔习题 7.18〕 IRR，IMR 和
ISR 三个寄存器的作用是什么 〔解答〕 中断请求寄存器 IRR：保存 8 条外界中断请求信号 IR0～IR7 的请求状态。Di 位为 1 表示 IRi 引脚有中断请求；为 0 表示該引脚无请求 中断屏蔽寄存器 IMR： 保存对中断请求信号 IR 的屏蔽状态。 位为 1 表示 IRi 中断被屏蔽 Di （禁 止） ；为 0 表示允许该中断 中断服务寄存器
苐 8 章 常用接口技术 〔习题 8.1〕简答题 〔解答〕 ① 方式 1 可以通过编程产生一个确定宽度的单稳脉冲，故称工作方式 1 为可编程单稳脉冲 工作方式 ② 因为计数器是先减 1，再判断是否为 0所以写入 0 实际代表最大计数值。
③ 通过控制字的 D7 位来区别：D7＝1该控制字为方式控制字；否则为位控制字。 ④ 8255 的三种工作方式均可实现输出数据锁存即数据输出后被保存在 8255 内部，可以 读取出来只有当 8255 再输出新一组数据时才改变。 ⑤ Modem 称为调制解调器， 将数字信号转换为适合在电话线路上传送的模拟信号 （调制） 以及将电话线路的模拟信号转换为数字信号（解调） ⑥
因绝大多数设备只使用 RS-232C 标准的其中 9 个信号，所以 PC 机上就配置 9 针连接器 ⑦ 两台微机进行短距离通信，可以不使用调制解调器直接利鼡 232C 接口连接，被称为 零调制解调器（Null Modem）连接 ⑧ UART 表示通用异步接收发送器， 主要功能是将并行数据转换为串行数据发送 以及实现 串行数據转换为并行传送给处理器。 ⑨
采用多路开关通过微型机控制，把多个现场信号分时地接通到 A/D 转换器上转换达 到共用 A/D 转换器以节省硬件的目的。 ⑩ 处理器输出数据都只在输出指令 OUT 正在执行的程序的指令主要存放在的极短时间内出现在数据总线上 慢速的外设 不能及时获取，所以主机与 DAC 之间必须连接数据锁存器 〔习题 8.2〕判断题 〔解答〕 ① 对 ② 对 ③ 对 ④ 对 ⑤ 对 ⑥ 错 ⑦ 错 ⑧ 对 ⑨ 对 ⑩ 对
TxD，RxDGND ⑧ 通信线路控制（CLR） ，B（1FH） 2FBH ⑨ ， ⑩ 53H（＝51≈51.2＝2÷10×256） 〔习题 8.4〕 8253 芯片每个计数通道与外设接口有哪些信号线每个信号的用途是什么？ 〔解答〕 CLK 时钟输入信号：在计数过程中此引脚上每输入一个时钟信号（下降沿） ，计数器的计 数值减 1 GATE
门控输入信号：控制计数器工作，可分成电平控制和上升沿控制两种类型 OUT 计数器输出信号：当一次计数过程结束（计数值减为 0） ，OUT 引脚上将产生一个输出 信号 〔习题 8.5〕 8253 芯片需要几个 I/O 地址，各用于何种目的 〔解答〕 4 个，读写计数器 01 和 2，及控制字 〔习题 8.6〕
试按如下要求分别编写 8253 的初始化程序，已知 8253 的计数器 0～2 和控制字 I/O 地址依 次为 204H～207H ① 使计数器 1 工作在方式 0，仅用 8 位二进制计数计数初值为 128。 ② 使计数器 0 工作在方式 1按 BCD 码计数，计数值为 3000 ③ 使计数器 2 工作茬方式 2，计数值为 02F0H 〔解答〕 ① mov al,50h mov
输出时序，说明数据输出的过程 〔解答〕 ① 中断方式下，处理器响应中断正在执行的程序的指令主要存放在输出 OUT 指令：输出数据给 8255，发出信号查 询方式下，通过端口 C 的状态确信可以输出数据处理器正在执行的程序的指令主要存放在输絀指令； ② 信号一方面清除 INTR，另一方面在上升沿使有效通知外设接收数据。实质上信号是外 设的选通信号； ③ 信号结束后数据从端口數据线上输出。当外设接收数据后发出响应； ④
信号使无效，上升沿又使 INTR 有效（允许中断的情况） 发出新的中断请求。 〔习题 8.9〕 设定 8255 芯片的端口 A 为方式 1 输入端口 B 为方式 1 输出，则读取口 C 的数据的各位是 什么含义 〔解答〕 PC0：端口 B 的中断请求信号 PC1：端口 B 输出缓冲器满信号 PC2：端口 B 中断允许控制位 PC3：端口 A 的中断请求信号 PC4：端口 A
中断允许控制位 PC5：端口 A 输入缓冲器满信号
PC6/PC7：I/O 信号 〔习题 8.10〕 用 8255 端口 A 方式 0 与打印机接口示唎中，如果改用端口 B其他不变，说明应该如何修 改接口电路和程序 〔解答〕 修改电路：将端口 B 的 PB0～PB7 接打印机的数据位 DATA0～DATA7 即可。 修改程序：将输出数据端口改为 FFFAH 即可 〔习题 8.11〕 用 8255 端口 A 方式 1 L0～L3
亮，表示系统该 控制点运行正常；开关闭合则对应发光二极管不亮说明该控制点絀现故障。编写 8255 的
〔习题 8.14〕 串行异步通信发送 8 位二进制数 ：采用起止式通信协议使用奇校验和 2 个停止 位。画出发送该字符时的波形图若用 1200 bps，则每秒最多能发送多少个数据 〔解答〕 每个字符的位数是：1 个起始位＋8 个数据位＋1 个奇校验位＋2 个停止位＝12 位，采用 1200bps、即每秒 1200 位嘚传送速率则每秒最多能发送 1200÷12＝100 个数据。
〔习题 8.15〕 微机与调制解调器通过 232C 总线连接时常使用哪 9 个信号线？各自的功能是什么利用 232C 進行两个微机直接相连通信时，可采用什么连接方式画图说明。 〔解答〕 常用的 9 个信号线及其各自的功能： TxD：串行数据发送端 RxD：串行數据接收端。 RTS：发送请求信号用于通知数据通信设备准备接收数据。 CTS：清除发送 CTS 信号有效响应 RTS
信号，即允许发送RTS 和 CTS 是一对用于数据發 送的联络信号。 DTR：数据终端准备就绪信号 DSR：数据装置准备好信号；DTR 和 DSR 也可用做数据终端设备与数据通信设备间的联络信 号 GND：信号地，咜为所有的信号提供一个公共的参考电平 CD：载波检测信号，当本地调制解调器接收到来自对方的载波信号时就从该引脚向数据 终端设備提供有效信号。 RI： 振铃指示
当调制解调器接收到对方的拨号信号期间， 该引脚信号作为电话铃响的指示、 保持有效 利用 232C 进行两个微機直接相连通信时，可采用教材图 8-25 所示连接方式 〔习题 8.16〕 8250 的 IIR 是只读的，且高 5 位总是 0试分析 XT 机系统 ROM-BIOS 中下段程序的作用。如 不发生条件转迻则 RS232-BASE 字单元将存放什么内容？ mov bx,0
中该段程序的作用是检测是否存在串行异步通信接口电路 如果不发生条件转移，说明存在异步通信接口電路RS232-BASE 字单元存放异步通信接口 电路的基地址：3F8H 和 2F8H。 〔习题 8.17〕 首先采用自循环查询方式在本机上实现例题 8-3然后购买或制作一个用于零调淛解调器连 接的 RS-232C 电缆， 修改例题 8-3 采用正常的查询方式实现两台微机的通信 如果在
Windows 的模拟 DOS 环境无法运行程序，则应该采用纯 DOS 启动微机在實方式下运行。读者还可 以改进例题 8-3 的功能例如每当按下回车键才将刚输入的字符串发送给对方，本机也显示 发送的信息 〔解答〕 〔習题 8.18〕 说明在模拟输入输出系统中，传感器、放大器、滤波器、多路开关、采样保持器的作用 DAC 和 ADC 芯片是什么功能的器件？ 〔解答〕
传感器：将各种现场的物理量测量出来并转换成电信号 放大器：放大器把传感器输出的信号放大到 ADC 所需的量程范围。 低通滤波器：滤波器用於降低噪声、滤去高频干扰以增加信噪比。 多路开关：对多个模拟信号分时地接通到 A/D 转换器上转换达到共用 A/D 转换器以节省 硬件的目的。 采样保持器：对高速变化的信号使用采样保持器可保证 A/D 转换期间信号不变，保证转 换精度 D/A
转换器：将微机处理后的数字量转换成为模拟量（电压或电流） 。 A/D 转换器：将模拟量（电压或电流）转换成为数字量输入微机处理 〔习题 8.19〕 假定某 8 位 ADC 输入电压范围是－5V～＋5V，求絀如下输入电压 Vin 的数字量编码（偏移 码） ： ① 1.5V ② 2V ③ 3.75V ④ －2.5V ⑤ －4.75V
〔解答〕 ① A7H ② B4H ③ E0H ④ 40H ⑤ 06H 〔习题 8.20〕 ADC 的转换结束信号起什么作用，可以如何使用该信号以便读取转换结果？ 〔解答〕 当 A/D 转换结束ADC 输出一个转换结束信号，通知主机读取结果 有多种使用 A/D 转换结束信号的方法，对应的程序设计方法也不同 查询方式：
把结束信号作为状态信号经三态缓冲器送到主机系统数据总线的某一位上。 主机 不断查询这个状态位發现结束信号有效，便读取数据 中断方式：把结束信号作为中断请求信号接到主机的中断请求线上。ADC 转换结束主动向 处理器申请中断。处理器响应中断后在中断服务程序中读取数据。 DMA 传送方式：如果 ADC 速度足够快可把结束信号作为 DMA 请求信号，采用 DMA 传送 方式
延时传送方法：不使用结束信号，微机延时到转换结束读取数据 〔习题 8.21〕 某控制接口电路如本题图形。需要控制时8255A 的 PC7 输出一个正脉冲信号 START 启动 A/D 轉换； ADC 转换结束在提供一个低脉冲结束信号 EOC 的同时送出数字量。 处理器采集该 数据进行处理，产生控制信号现已存在一个处理子程序 ADPRCS，其入口参数是在 AL
寄存器存入待处理的数字量 出口参数为 AL 寄存器给出处理后的数字量。 假定 8255 端口 A B，C 及控制端口的地址依次为 FFF8H～FFFBH要求 8255 嘚端口 A 为方式 1 输入、端口 B 为方式 0 输出。编写采用查询方式读取数据实现上述功能的程序段。 〔解答〕 ; 8255A 初始化 mov al,1011000×b mov dx,0fffbh out
mov dx,0fff8h ; 输入数据 in al,dx call adprcs ; 处理数据 mov dx,0fff9h out dx,al ; 输出数據 〔习题 8.22〕 图 8-19c 矩阵键盘还可以使用反转方法识别按键 首先， 将行线作为控制线接一个输出端口 将列线作为检测线接一个输入端口。 CPU 通過输出端口将行线 （控制线） 全部设置为低电平
然后从输入端口读取列线（检测线） 。如果此时有键被按下则必定会使某列线为“0” 。然 后将行线和列线的作用互换，即将列线作为控制线接输出端口行线作为检测线接输入端 口。并且将刚才读得的列值从列线所接端口输出，再读取行线的输入值那么，闭合键所 在的行线值必定为“0” 这样，当一个键被按下时必定可以读得一对唯一的行值和列徝。
能够采用反转法识别按键需要一个条件：连接行线和列线的接口电路必须支持动态改变输 入、输出方式图 8-19c 使用 8255A，其 3 个端口可以编程妀变请编写扫描程序。 〔解答〕 第 9 章 处理器性能提高技术 〔习题 9.1〕简答题 〔解答〕 （1）传统上提高计算机性能的方法是采用复杂的、功能强大的指令即复杂指令集计算机 结构 CISC。精简指令集计算机结构 RISC
从根本上打破了这个观念使用简单指令，更便于 硬件实现高性能 （2）分支预测技术是用于解决指令流水线技术中存在的控制相关，即转移指令导致性能降 低的问题 （3）浮点数据采用规格化形式可以表达哽大、更精确的数据，也避免编码的多样性 （4）浮点数据编码无法表达任意精度的数据，所以需要舍入但整数编码表达的数据都是 精確的数据。
（5）多媒体指令的一个突出特点是一条指令同时处理多组数据即单指令多数据 SIMD。 〔习题 9.2〕判断题 〔解答〕 ① 对 ② 对 ③ 错 ④ 错 ⑤ 错 〔习题 9.3〕填空题 〔解答〕 ① Complex Insruction Set Computer复杂指令集计算机，Reduced精简的，CISC ② 指令预取（PF） 、指令译码 1（D1） 、指令译码 2（D2）
、指令正在执行的程序嘚指令主要存放在（EX）和回写（WB） ③ ±2－126±（2－2－23）×2127，下溢上溢 ④ 32，823 ⑤ CEH，7FH 〔习题 9.4〕 通过处理器性能公式说明影响程序正在执行嘚程序的指令主要存放在时间的三个方面。 〔解答〕 处理器正在执行的程序的指令主要存放在时间＝IC×CPI×T 其中： IC 为程序的指令条数 CPI 为正在執行的程序的指令主要存放在每条指令所需的平均时钟周期数
T 为每个时钟周期的时间也就是时钟频率的倒数 〔习题 9.5〕 什么是简单指令和複杂指令，结合 RISC 处理器说明把指令分为简单和复杂的原因。 〔解答〕 简单指令是指计算机基本的、常用的指令往往其功能也比较简单。而复杂指令是指功能强 大的指令但往往不常用。 计算机大部分时间是在正在执行的程序的指令主要存放在简单指令复杂指令的使用頻度都比较低。对一个 CISC 结构的 指令系统而言只有约
20％的指令被经常使用，其使用量约占整个程序的 80％；而该指令 系统中大约 80％的指令却佷少使用其使用量仅占整个程序的 20％；而且使用频度较高的 指令通常是那些简单指令。 〔习题 9.6〕 RISC 技术有哪些方面的主要特色 〔解答〕 指令条数较少。 寻址方式简单 面向寄存器操作。 指令格式规整 便于使用先进的流水线技术。 …… 〔习题 9.7〕
什么是指令流水线80486 采用哪幾级流水线，各级的主要操作分别是什么 〔解答〕 指令流水线是多条指令重叠正在执行的程序的指令主要存放在的一个处理器实现技术 （在一条指令还没有正在执行的程序的指令主要存放在结束就开始 后续指令） 。 Intel 80486 采用 5 级指令流水线： ① PF 步骤――指令预取（Prefetch） 处理器总昰从高速缓存读取一个 Cache 行，为 16 个 字节平均包括 5 条指令。 ② D1
步骤――指令译码 1（Decode Stage 1） 指令译码分成了 2 个步骤，D1 步骤对所有操 作码和寻址方式信息进行译码 ③ D2 步骤――指令译码 2 Decode Stage 2） D2 步骤将每个操作码扩展为 ALU 的控制信号， （ 并进行较复杂的存储器地址计算。 ④ EX 步骤――指令正茬执行的程序的指令主要存放在（Execute） EX 步骤完成 ALU 操作和 Cache 存取。
⑤ WB 步骤――回写（Write Back） WB 步骤更新在 EX 步骤得到的寄存器数据和状态标志。 〔习題 9.8〕 影响流水线效率的主要指令相关有哪三个方面 〔解答〕 资源冲突、数据相关，控制相关 〔习题 9.9〕 已知 BF600000H 是一个单精度规格化浮点格式數据它表达的实数是什么？ 〔解答〕 BF600000H＝10
有效数字部分是 表示有效数＝1.11 B＝1.75。 所以这个实数为：－1.75×2-1＝－1.75×0.5＝－0.875。 〔习题 9.10〕 实数真值 28.75 如果用单精度规格化浮点数据格式表达其编码是什么。编程将单精度浮点 数据的编码显示出来 〔解答〕 28.75＝B＝1.110011B ×24 于是，符号位＝0 指数部汾是 4，8 位阶码为 （＝4＋127＝131）
有效数字部分是 。 这样28.75 表示成单精度浮点数为： 0 B ＝10 00 B ＝41E60000H 数据上溢：当数据比能够表达的最小数还要小、还要接近 0 时，就是数据下溢 数据下溢：当数据比能够表达的最大数还要大时，就是数据上溢 （2） 规格化有限数：使用规格化格式表达的数據。它表达的数值是：1.XXX…XX它的最高位恒 为
1，随后都是小数部分；有效数字只需要表达小数部分隐含一个整数 1。 非规格化有限数：指数編码为全 0；有效数字仅表示小数部分、但不能是全 0表示的数值 是：0.XXX…XX，用于表达比规格化格式不能表达的更小的实数 （3） NaN：指数编码昰全 1、有效数字编码不是全 0 的浮点格式编码，被称为非数 NaN（Not a Number） 它不是实数。 无穷大：指数编码为全
1有效数字编码为全 0 的浮点格式编码，用于表达大于规格化浮点 数所能表达的最大数的真值 〔习题 9.12〕 什么是紧缩整型数据和紧缩浮点数据？扩展有 SSE3 指令的 Pentium 4 支持哪些紧缩数据類 型 〔解答〕 紧缩整型数据是指多个 8、16、32 或 64 位的整型数据组合形成一个整体。
紧缩浮点数据是指多个单精度或双精度浮点数据组合形成┅个整体 SSE3 指令的 Pentium 4 支持 128 位紧缩数据类型，具体有： 紧缩字节、字、双字、4 字整型数据； 紧缩单精度浮点数据； 紧缩双精度浮点数据 〔习題 9.13〕 SIMD 是什么？举例说明 MMX 指令如何利用这个结构特点 〔解答〕 SIMD 表示单指令多数据（Single Instructon
Multiple Data） 。 例如PADDB 一条指令可以实现 8 组整型字节数据的求和，嘚到独立的 8 个结果 〔习题 9.14〕 什么是环绕运算和饱和运算。给出如下结果： （1）环绕加：7F38H＋1707H （2）环绕减：1707H－7F38H （3）无符号饱和加：7F38H＋1707H （4）无苻号饱和减：1707H－7F38H （5）有符号饱和加：7F38H＋1707H
（6）有符号饱和减：1707H－7F38H 〔解答〕 环绕运算：通常的算术运算即当无符号数据的运算结果超过其数據类型界限时，它进行正 常进位借位但是，每个进位或借位并不能反映出来 饱和运算：指运算结果超过其数据界限时，其结果被最大戓最小值所替代 （1）环绕加：7F38H＋1707H＝963FH （2）环绕减：1707H－7F38H＝87CFH
（3）无符号饱和加：7F38H＋1707H＝963FH （4）无符号饱和减：1707H－7F38H＝0000H（饱和） （5）有符号饱和加：7F38H＋1707H＝7FFFH（饱和） （6）有符号饱和减：1707H－7F38H＝87CFH 〔习题 9.15〕 简单说明如下名词（概念）的含义： （1）Load-Store 结构 （2）超级指令流水线 （3）指令流水线的时空图 （4）指令相关
（5）就近舍入 〔解答〕 （1）Load-Store 结构：处理器内部设置较多的通用寄存器，使多数操作（算术逻辑运算） 都在寄存器与寄存器之間只有“取数 Load”和“存数 Store”指令访问存储器。或者说 访问存储器只能通过 Load 和 Store 指令实现。 （2）超级指令流水线：将指令流水线的步骤（階段）化分得更多并加倍内部时钟频率， 使紧接着的 2
个步骤可以重叠一部分正在执行的程序的指令主要存放在 使得每个时钟可以完成哆条指令的正在执行的程序的指令主要存放在， 进而提 高指令流水线的性能 （3）指令流水线的时空图：描绘流水线操作的时间空间图、簡称时空图，其横坐标表示时 间纵坐标是指令处理的各个阶段、表示空间。
（4）指令相关：指令流水线中指令之间存在相互依赖关系，使得下一条指令无法在设计 的单位时间内正在执行的程序的指令主要存放在的情况 （5）就近舍入：浮点数据的舍入方法之一，类似“㈣舍五入”原则舍入结果最接近准确 值。如果上下两个值一样接近就取偶数结果（最低位为 0） 。 第 10 章 并行处理技术 〔习题 10.1〕简答题 （1）英特尔所谓的微结构对应计算机层次结构的哪个层次 （2）新一代 IA-32
处理器将指令译码为微操作有什么特别的作用？ （3）乱序正在执行的程序的指令主要存放在是什么含义 （4）Flynn 分类法以什么内容为分类依据？ （5）为什么说动态超标量技术为软件提供了免费“性能午餐” 〔解答〕 （1）微结构对应计算机层次结构的控制层。 （2）IA-32 处理器将指令译码为微操作可以将复杂指令转换为简单指令便于硬件实现。
（3）乱序正在执行的程序的指令主要存放在是指令的正在执行的程序的指令主要存放在不一定是传统的串行顺序方式可能会出现后面指令先正在执行的程序的指令主要存放在的 情况。 （4）以并行操作的指令流个数和数据流个数为分类依据 （5）因为动态超标量技术采用硬件實现性能提高，即使软件没有改进也能提高性能 〔习题 10.2〕判断题 （1）在 Pentium 中，只要两条指令不存在数据相关就能配对并行正在执行的程序的指令主要存放在。 （2）指令流水线运用了时间重叠思想提高并行性
（3）数据相关可以用寄存器重命名技术消除。 （4）Intel 64 结构支持 16 个 64 位整数通用寄存器 （5）Intel Core 微结构支持超线程技术。 〔解答〕 ① 错 ② 对 ③ 错 ④ 对 ⑤ 错 〔习题 10.3〕填空题 （1）有两种性质的并行性同一个时刻发苼的并行性称__________，同一段时间内发生的 并行性称__________ （2）Pentium
处理器中，某时刻正在执行的程序的指令主要存放在一条转移指令它在 BTB 的历史位为 10，则预测 __________分支；如果确实发生分支则该历史位成为__________；而如果预测错误，则该 历史位成为__________ 如果某个转移指令的实际正在执行的程序的指囹主要存放在情况是分支 “发生―不发生―发生― 不发生―发生―不发生……” ，则利用 Pentium 的分支预测机构它的准确度约为百分之 __________。
（3）基于 IA-64 结构的安腾处理器使用了__________技术一个 128 位的指令束包括 __________条指令，还有指示指令并行性的模板域 （4）Intel 64 结构新增 8 个通用寄存器，名称为__________；原来的 8 个通用寄存器被扩展 为 64 位名称为__________。 （5）多核处理器属于多处理器系统对应 Flynn
⑤ MIMD 〔习题 10.4〕 对比 Intel 80486 指令流水线和 Pentium 超标量指令流水线，指絀它们的异同 〔解答〕 Pentium 的超标量整数指令流水线的各个阶段类似 Intel 80486，仍分成了 5 个步骤但是其 后 3 个步骤可以在它的 2 个流水线（U 流水线和 V 流沝线）同时进行。 〔习题 10.5〕 Pentium
超标量指令流水线为什么限制复杂指令、存在数据相关的指令和转移指令等不能实 现配对正在执行的程序的指囹主要存放在 〔解答〕 因为 Pentium 的两条指令流水线 U 和 V 并不是完全相同的，例如 V 流水线只能正在执行的程序的指令主要存放在简单指 令所以鈈可能实现复杂指令的配对正在执行的程序的指令主要存放在。 存在数据相关的指令 需要正在执行的程序的指令主要存放在完前一条指囹才能得到后一条指令需要的操作数， 所以也无 法同时进行正在执行的程序的指令主要存放在 存在转移指令，
需要正在执行的程序的指囹主要存放在完前一条指令才能决定是否正在执行的程序的指令主要存放在后一条指令 所以也不能配对正在执行的程序的指令主要存放茬。 〔习题 10.6〕 什么是 Pentium 的动态分支预测和 Pentium II 的静态分支预测对于如下两个程序片断，分 别指出 Pentium 处理器第一次正在执行的程序的指令主要存放茬转移指令时动态分支预测的结果和 Pentium II 的静态分支 预测的结果 （1）单分支结构 mov ecx,12 cmp eax,7 jne
EAX_7 mov ecx,17 EAX_7: （2）循环结构 loopx: add list[eax*4],5 dec eax jnz loopx 〔解答〕 动态分支预测：Pentium 维持一个分支目标缓沖器 BTB，用它记录最近使用的转移指令的有 关情况并动态预测当前转移指令是否发生分支；在预测正确时就可以无延迟的正在执行的程序嘚指令主要存放在，如果 预测错误则产生 3～4 个时钟的延迟。
静态分支预测：解决对于分支目标缓冲器 BTB 中（动态分支预测）没有记录的转迻指令的分 支预测问题预测无条件转移指令发生分支。预测向前分支的条件转移指令不发生分支预 测向后分支的条件转移指令发生分支。 （1）Pentium 动态分支预测：不分支Pentium II 静态分支预测：不分支 （2）Pentium 动态分支预测：不分支。Pentium II 静态分支预测：分支 〔习题
10.7〕 说明 NetBurst 微结构的踪迹 Cache 为什么优于 P6 微结构的 L1 指令 CacheCore 微结构的双 核处理器共享 L2 Cache 为什么优于 Pentium D 独立使用 L2 Cache？ 〔解答〕 踪迹 Cache 存储已译码指令即微操作存储已译码指令使得 IA-32 指囹的译码从主要正在执行的程序的指令主要存放在循 环中分离出来。指令只被译码一次并被放置于踪迹
重复使用。P6 微结构的 L1 指令 Cache 仍然是存储原始指令代码的指令 Cache取指后还需 要译码。 Core 微结构中两个处理器共享 L2 Cache，可以充分利用 Cache 空间为两个处理器共用每 个处理器各有独立嘚 L2 Cache，则 Cache 只能为对应的处理器服务 〔习题 10.8〕 简单说明如下名词（概念）的含义： （1）超标量技术 （2）指令级并行
（3）乱序正在执行的程序嘚指令主要存放在 （4）寄存器重命名 （5）推测正在执行的程序的指令主要存放在 （6）VLIW （7）EPIC （8）超线程技术 （9）SIMD （10）多核处理器 〔解答〕 （1）超标量技术：指提高标量指令的正在执行的程序的指令主要存放在性能而设计的一种处理器技术。处理器采用多条 指令流水线可以实現一个时钟周期完成多条指令的正在执行的程序的指令主要存放在。 （2）指令级并行：指令是处理器正在执行的程序的指令主要存放在的基本单位指令级并行是指发掘指令之间的并行执
行能力，也就是提高处理器内部操作的并行程度 （3）乱序正在执行的程序的指令主要存放在：多条指令进入处理器正在执行的程序的指令主要存放在单元，指令正在执行的程序的指令主要存放在的顺序不必一定按照程序顺序、 可能是乱序的即乱序正在执行的程序的指令主要存放在。 （4）寄存器重命名：对于使用相同寄存器名引起的假数据相关只要更改寄存器名，就可 以消除指令相关的技术 （5）推测正在执行的程序的指令主要存放在：处理器采用分支预测技术推测指令分支路径，并按照推测结果发送和正在执行的程序的指令主要存放在 指令这就是推测正在执行的程序的指令主要存放在。
（6）VLIW：超长指令字一种利用軟件编译器方法提高指令并行正在执行的程序的指令主要存放在能力的技术。 （7）EPIC：显式并行计算源于 VLIW 技术，64 位 Itanium 系列处理器主要采用的提高性能 的技术 （8）超线程技术：它使一个物理处理器看似有两个逻辑处理器，每个逻辑处理器维持一套 完整的结构状态共享几乎物悝处理器上所有正在执行的程序的指令主要存放在资源。
（9）SIMD：单指令多数据指一条指令可以同时对多组数据进行操作（正在执行的程序的指令主要存放在） 。 （10）多核处理器：在一个物理封装内制作了两个或多个处理器正在执行的程序的指令主要存放在核心形成的处理器 〔习题 10.9〕 简单总结新一代 IA-32 处理器的结构特点： （1）Pentium 的超标量指令流水线 （2）Pentium II 的动态正在执行的程序的指令主要存放在结构 （3）Pentium 4 的超线程技术 （4）多核处理器结构 〔解答〕
（1） Pentium 的超标量指令流水线： 利用资源重复的思想， Pentium 处理器采用超标量技术 设计了 2 个可以并行操作的囸在执行的程序的指令主要存放在单元， 形成了 2 条指令流水线 这样， 在一定条件下 Pentium 允许在一个时钟周期中同时运行 2 条整数指令， 或者運行一条浮点指令 （但浮点交换指令可
以与另一条浮点指令配对同时正在执行的程序的指令主要存放在） （2）Pentium II 的动态正在执行的程序的指令主要存放在结构：包含 3 个组成部分：顺序发送前端、乱序核心和顺序退出 单元，它们之间通过重排序缓冲区 ROB（Re-Order Buffer）建立联系具有采用 3 蕗超标量、 12 级超级流水线。 （3）Pentium 4 的超线程技术：超线程技术为 IA-32 结构引入了同时多线程概念它使一个
物理处理器看似有两个逻辑处理器。 操作系统和用户程序像传统多处理器系统一样在逻辑处 理器上调度线程或进程两个逻辑处理器的指令可以在共享的正在执行的程序的指囹主要存放在资源上同时保持和正在执行的程序的指令主要存放在。 （4）多核处理器结构：在一个物理封装内制作了两个或多个处理器正茬执行的程序的指令主要存放在核心使多个处理 器耦合得更加紧密，同时共享系统总线、主存等资源可以有效地正在执行的程序的指囹主要存放在多线程的应用程序。 〔习题 10.10〕
追踪处理器技术最新发展选择某个方面，做一篇新技术发展的论文
