基于片上ADC／DAC实现精度可调ADC的方法
&&没有公告
&|&&|&&|&&|&&|&&|&&|&&|&
您现在的位置：&&>>&&>>&&>>&&>>&&>>&文章正文
基于片上ADC／DAC实现精度可调ADC的方法
&&&&&&&&&&★★★
【字体： 】
基于片上ADC／DAC实现精度可调ADC的方法
作者：佚名&&&&文章来源：本站原创&&&&点击数：&&&&更新时间：&&&&
摘要:& 在数据采集系统中，由于成本限制和系统其他模块功能要求，系统中
　　MCU Microcontroller(微控制器)又可简称MCU 或μ C,也有人称为单芯片微控制器(Single Chip Microcontroller),将ROM、RAM、 CPU、I/O 集合在同一个芯片中,为不同的应用场合做不同组合控制.微控制器在经过这几年不断地研究,发展,历经4 位,8 位, 到现在的16 位及32 位,甚至64 位.经过20多年的发展，其成本越来越低，而性能越来越强大，这使其应用已经无处不在，遍及各个领域。 的ADC精度有时无法满足系统测量精度要求。基于上述原因，提出一种利用MCU自带的10位ADC和DAC，结合运放、电容、等元件搭建的外围硬件，实现将MCU自带的ADC转换为精度可调的ADC。软件设计是通过校正方法减小由硬件导致的ADC测量误差。实验结果表明，该系统可实现10～20位精度可调的ADC，测量精度最高可提高1 024倍，能够满足大多数情况下的测量精度要求。
　　某系统的A／D模块需实现检测输入电压值，变化范围为0～58 V。主选用公司的7系列的，片上自带10位ADC和DAC，ADC测量输入电压范围是0～3 V，而DAC的范围是0～3 V。传统方法是直接将输入电压送入ADC法满足精度要求，但输入电压的变化范围大于ADC的输入电压范围。基于此，这里给出一种利用MCU自带ADC和 DAC，并结合运放、电容、电阻等元件搭建外围硬件电路，实现10～20位测量精度可调的ADC的方法。
　　1 高精度ADC设计原理
　　输入电压经过电阻分压产生电压U入，送入由运放和电阻组成的减法运算电路的同相端，分压的原因是输入电压最大值大于运放的最大输入电压。MCU 的DAC输出经过同相比例运算电路放大之后产生与U入相近的电压U近，送入减法电路的反相端。同相比例运算电路的作用是扩大DAC的输出电压范围，使U入和U近的最大值近似相等。经过减法运算电路之后的电压差值U差经过箝位电路送入MCU的ADC，通过读ADC寄存器的值可得U差的值。箝位电路是防止 ADC的输入电压超过量程，而导致烧毁MCU。
　　在测量时，由软件控制改变DAC寄存器的值，从而改变DAC输出电压值，使U差的电压值在量程范围(0～3 V)之内。此时通过读DAC和ADC的寄存器的值，可得DAC输出电压与送入ADC的电压U差的值。根据DAC的输出电压和同相比例运算电路公式可得U近电压值，根据减法电路公式、U差和U近的值可得输入电压值。
　　系统硬件框图如图1所示。
图1 系统硬件框图
　　2 系统硬件设计
　　图2为实现17位ADC原理图。U101、、、R102、组成减法电路，、、R109、组成同相比例运算电路。VD100组成箝位电路。VR是由基准电压源产生的3 V的基准电压。R117和R118组成分压电路，在R118上的电压为45 mV可抵消运放的零漂。ADO是MCU的ADC通道0的输入端。
图2 17位ADC原理图
　　图2所示的电路虽然只是实现17位ADC，但通过修改几个特定的电阻阻值就可实现调节测量输入电压范围和ADC测量分辨率。通过修改同相比例运算电路中R109与R116比例值，可实现调节输入电压的测量范围；通过修改减法电路中的R103与R100比例值，可实现调节ADC的分辨率。下面结合实现17位ADC硬件设计电路图，具体说明如何实现17位高精度ADC、调节测量输入电压范围和实现10～20位精度可调的ADC。
　　2．1 17位ADC的实琨过程
　　对于一个n位的ADC，其分辨率为可测量最大输入电压值与2n的比值。因此，此电路图可实现的ADC的位数可以通过输入电压的最大值和分辨率计算得出。
　　1)计算输入电压测量范围的方法 由图2可知，ADC的输入电压计算公式如下：
　　由式（1）可推导出输入电压
　　式中，VIN是输入电压，VDAOUT是当ADC的输入电压处于量程范围之内时DAC电压，VDAO是ADC输入电压。
　　由式(2)可知，当DAC的输出电压和ADC的输入电压刚好达到最大值3 V时，输入电压为59．1 V，此电压值为系统可测量的最大输入电压值。由此可见输入电压的测量范围是0～59．1 V。
　　2)ADC分辨率的计算方法 当DAC的输出为零时，即VDAOUT=0时，由式(2)可知输入电压VIN与VADO的电压的关系为：
　　VIN=VADO／10。MCU的ADC位数是1O位、最大输入电压是3 V。因此，ADC分辨率为0．292 mV。
　　3)实现17位ADC根据输入电压最大值与ADC分辨率的比值计算出此电路图实现的ADC的位数。由59．1／(0．292x10-3)=202 397=217．6，可以看出此电路实现了17位的ADC。
　　2．2 调节测量输入电压范围的方法
　　因为VADO和VDAOUT的最大值都是3 V，由式(2)可知，可测量的最大输入电压值是由R100、R103、R116、R109决定的。改变R100与R103的比值会影响ADC的测量精度，因此，调节测量输入电压范围主要是通过调节R116与R109的比值。由式(2)容易看出，当R116增加时，测量电压输入范围增加，R109增加时测量电压输入范围减小。
　　2．3 实现10～20位精度可调ADC的方法
　　由17位ADC的实现过程可知，此电路实现ADC的位数是由测量输入电压最大值和ADC的分辨率决定的。所以在改变ADC的位数时，要通过改变测量输入电压范围或者ADC分辨率。但是，系统测量输入电压范围是固定的。因此，可通过改变ADC分辨率实现ADC的位数改变。
　　1)调节ADC分辨率的方法当DAC的输出电压为零时，将式(2)化简为式(3)：
　　由式(3)可知，当MCU的ADC变化一个电压刻度值时，VIN变化6R100／R103。ADC位数是10位、最大输入电压是3 V。因此，ADO分辨率为3 V／1 024=2．92 mV，ADC的分辨率为2．92x10-3x6R100／R103。由此可见，R100增加时，分辨率下降；R103增加时，分辨率提高。
　　2)实现10～20位精度可调ADC通过可测量的输入电压最大值与要实现的ADC的位数可计算出ADC的分辨率，再通过式(3)可求出R100 与R103的比例关系。按照R100与R103的比例关系修改其阻值，即可实现要得到的ADC的位数。例如将本系统修改为20位ADC，则ADC测量精度应该为59．1 V／220=0．056 mV。由式(3)可知0．056=6x0．292xR100／R103，所以修改R103与R100的比值为312．8，即可以实现20位的ADC。通过此方法可实现10～20位精度可调的ADC。
　　2．4 硬件设计说明
　　是由运放OPA177F组成的电压跟随器，具有输入阻抗高，输出阻抗低的特点，在本系统中的作用是实现匹配U101的输入电阻和提高对输入电压分压的精确度。R101和R100第二级减法运算电路的输入匹配电阻，其阻值不宜小于10 kΩ，太小会影响ADC的测量精度。R104为限流电阻，防止电流超过VD100的最大额定电流。
　　R117和R118组成分压电路，在R118上的电压为45 mv，可抵消运放的零漂。若不加此分压电路且DAC输出为零时，经过实际测量TP102点的电压约为120 mV，这是由运放的零漂造成的，会影响ADC的测量精度。在每一个运放输入端添加了0．1 μF的电容，去除高频信号，提高输入信号的稳定性。
　　3 系统软件设计
　　软件部分主要功能是对输入电压的测量。因为硬件设计中，运放和电阻本身的参数存在误差，所以它们组成的放大电路的放大倍数存在误差，从而造成 ADC测量产生误差。因此，传统方法直接利用它们组成的放大电路的计算公式(式(2))计算出的输入电压值误差比较大，电压跳动明显。因此，在系统第一次测量输入电压前，首先通过软件设计建立输入电压校正表校正的方法实现减小误差。
　　校正表是在第一次测量之前建立的数据表，作用是通过此表观察输入电压值与测量值之间满足何种曲线关系。在测量输入电压时，通过得到的曲线关系选择拉格朗日插值算法，并将测量的值代入选择的拉格朗日插值公式，计算出较为精确的输入电压值。
　　3．1 软件实现过程
　　软件设计过程主要包括MCU的ADC进行初始化，建立输入电压校正表，计算表达式(5)的值，拉格朗日插值计算输入电压，显示输入电压值。软件设计流程如3所示。
图3 软件设计流程图
　　设X为MCU的DAC数字量十进制的值，Y为MCU的ADC数字量十进制的值。
　　则VDAOUT=XVR/,VADO=YVR/1024
　　设K1=R116/R106,K2=R103/R100,则式（2）可化简为式（4）：
　　由式(4)可得式(5)：
　　3．1．1 初始化ADC
　　主要是对MCU的ADC进行初始化，主要包括ADC寄存器配置、选择I／O口的工作模式、选择ADC的通道、启动ADC。
　　3．1．2 校正
　　校正是在测量输入电压前，首先利用基准电压源输入多个基准电压值，并通过读MCU的ADC寄存器值记录对应的数字量的值，并将这两项的值保存到校正表中。在测量输入电压时，将所得的数字量的值利用拉格朗日插值算法代入校正表可得精确的输入电压值。
　　1)校正表内容校正的过程主要是通过建立校正表建立起实际输入电压值与测量输入电压值的联系。校正表存放两项数据。一项是1～59 V的整数电压值，另一项是式(5)的和。因为系统测量的输入电压值是只保留到小数点后2位的近似值，而式(5)中包含测量的ADC和DAC的十进制数字量值更为精确。由式(4)可看出式(5)的值与测量的输入电压值存在比例关系，所以它们与实际输入电压的曲线关系相同。因此，另一项的内容存放的是式(5) 的和。
　　2)建立校正表的过程从1～59 V，用电压源每隔1 V输入一次电压，通过读MCU的ADC和DAC寄存器的值，记录每次ADC和DAC的数字量十进制的值。将记录的ADC和DAC的值代入式(5)计算其和并保存到校正表中。
　　3．1．3 计算式(5)的和值
　　通过程序改变MCU的DAC寄存器的值实现改变DAC的输出电压值，在改变DAC寄存器的值的同时通过观察ADC的寄存器的值确定ADO的输入电压值是否在量程范围之内。当ADO的输入在量程范围之内时，通过读DAC寄存器和ADC的寄存器值可分别获得MCU的DAC和ADC的数字量十进制值，将获得的值代入式(5)可得其和。
　　3．1．4 计算输入电压
　　计算输入电压函数实现功能是利用拉格拉日插值公式计算出输入电压。通过坐标轴观察校正表中数据，实际输入电压值与测量值满足线性关系。在输入电压校正表中，查找与式(6)的值最接近的2个点，然后代入拉格拉日线性插值公式计算出输入电压。
　　3．2 实验结果
　　利用传统方法直接送入ADC测量输入电压的精度理想情况下最高为59．1／mV，由于硬件参数误差和干扰等原因会使测量误差大于20mV，无法满足系统的测量精度和准确度要求。利用本文所提出的17位高精度A／D测量方法测量精度可减小为0.45mV，通过软件校正的方法测量误差可控制在10mV以内，满足了设计要求。通过本文所述提高测量精度的方法，最高可实现20位ADC，测量精度可减小为0.056 mV。
　　4 结束语
　　本文基于NXP的LPC2368，利用其内部集成的ADC和DAC，实现高精度且精度可调的ADC，这种方法容易实现，可以应用在众多数据采集领域，如
　　凡是利用一定的物性（物理、化学、生物）法则、定理、定律、效应等把物理量或化学量转变成便于利用的电信号的器件。传感器是测量系统中的一种前置部件，它将输入变量转换成可供测量的信号”。按照Gopel等的说法是：“传感器是包括承载体和电路连接的敏感元件”，而“传感器系统则是组合有某种信息处理(模拟或数字)能力的系统”。传感器是传感系统的一个组成部分，它是被测量信号输入的第一道关口。 的数据采集、电压信号的测量等，只要选用的MCU自带ADC和DAC，就可以采用本文方法实现最高精度达20位的高精度且精度可调的ADC。
欢迎进入对
基于片上ADC／DAC实现精度可调ADC的方法进行讨论!
文章录入：armopen&&&&责任编辑：armopen&
上一篇文章： 下一篇文章： 没有了
【】【】【】【】【】
没有相关文章
　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）
Copyright & All Rights Reserved版权所有 & 超前科技开发网微电子所在超高速ADC/DAC芯片研制方面取得突破性进展----中国科学院
&&&&&&&&&&&&&&&&
您现在的位置： &>&&>&
微电子所在超高速ADC/DAC芯片研制方面取得突破性进展
文章来源：微电子研究所
发布时间：
【字号：】
近日，中科院微电子研究所微波器件与集成电路研究室（四室）超高速电路课题组在超高速ADC/DAC芯片研制上取得突破性进展，成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片。
ADC芯片采用带插值平均的Flash结构，集成约1250只晶体管。测试结果表明，芯片可以在8GHz时钟频率下稳定工作，最高采样频率可达9GHz。超高速DAC芯片采用基于R-2R的电流开关结构，同时集成了10Gbps自测试码流发生电路，共包含1045只晶体管。测试结果表明，该芯片可以在10GHz时钟频率下正常工作。
超高速ADC/DAC芯片在光通讯及无线宽带通信领域有广阔的应用前景。这两款芯片的研制成功，大大提升了国内单片高速ADC和DAC电路的最高采样频率，也为今后研制更高性能ADC/DAC电路打下了坚实的基础。
图1：高速ADC芯片评估板以及芯片照片
图2：8GS/s采样率下时钟输出以及D0、D1、D2数据信号眼图实测结果
图3：高速DAC芯片评估板以及芯片照片
图4：微分非线性误差（DNL）、积分非线性误差（INL）测试结果
中国科学院 版权所有 &&京公网安备号&&
地址：北京市三里河路52号 邮编：100864微电子所突破超高速ADC/DAC技术 打破西方垄断 打印页面 - 乌有之乡
- 有好书 有朋友 有思想 有责任
&>&&>&&>&&>&正文　
微电子所突破超高速ADC/DAC技术 打破西方垄断
作者:观察者网&&更新时间: 15:13&&来源:观察者网&&责任编辑:云风
　　日前，中科院微电子所成功研发出超高采样率、宽频带的30Gsps 6bit超高速模拟数字转换器(ADC)和数字模拟转换器(DAC)，成功大幅缩短了与先进国家的技术差距，为我国在该领域摆脱国外技术壁垒限制增加了关键性的筹码，对下游产业的发展起到了极大的促进作用。更关键的是，该芯片已在武汉邮电科学院构建的1Tb/s相干光OFDM传输验证平台上实现应用验证。
　　就在今年3月，美国对中兴通讯进行制裁的时候，由于中兴通讯FPGA、光器件、高速ADC/DAC等器件很大程度上依赖从美国进口，一些媒体甚至认为中兴通讯将可能遭遇寒冬，乃至破产。而本次的技术突破则有望使中兴通讯在ADC/DAC方面摆脱受制于人的局面。
　　ADC芯片
　　在当下，数字系统和模拟系统已覆盖了生活和工业生产的方方面面，比如计算机就是非常典型的数字系统，在工业领域，很多工业检测多是连续变化的物理量，往往用与之对应的电压、电流或频率等进行模拟，因而这些都属于模拟系统。而高速ADC/DAC则是连接数字系统和模拟系统的桥梁和媒介&&数字模拟转换器(DAC)是将数字信号转化为模拟信号，而模拟数字转换器(ADC)则反过来，将模拟信号转化为数字信号。至于ADC/DAC是如何发挥各自作用的，则以光纤通信为例。
　　在光纤通信中，由于电缆和光钎传输的都是模拟信号(同轴电缆传输的是模拟信号，光纤传输的是光脉冲信号，大多属于模拟信号)，这就必须在发送端先把数字信号转化为模拟信号，在接受端把模拟信号转化成数字信号，也就是在发送端必须要有DAC，接收端安装ADC，而如果ADC/DAC芯片性能有限，则直接会影响到光纤通信的传输速率。
　　实际上，受制于ADC/DAC芯片的性能，现在的光纤通信根本没有达到理论性能的极限，还有很大的潜力可以挖掘，因此，高性能的ADC/DAC对5G通信，以及大数据中心、以太网光互联、短距离互联通讯等领域有着重要意义。另外，在军用领域微电子所的该项技术突破也颇具意义&&超高速ADC/DAC是雷达的重要器件，在电子战中，频率捷变也必须仰仗超高速ADC/DAC。
　　因此，超高速ADC/DAC无论对国防军事，还是民用工业都意义非凡，而如此关键的技术，其技术制高点却一直被美国、日本等发达国家把持，对中国而言非常不利，前段时间，中兴通讯被美国制裁，据媒体声称超高速ADC/DAC也位列制裁名单之上。
　　DAC芯片
　　为打破西方国家对超高速ADC/DAC的技术垄断，2006年，在微电子所研究员刘新宇带领下成立了超高速数模混合电路研发团队，经过近10年的技术积累，在国家&863&项目的支持下，成功研制出超高采样率、宽频带的30Gsps 6bit ADC/DAC芯片，据微电子所公开信息显示，30Gsps 6bit ADC芯片和30Gsps 6bit DAC芯片参数如下：
　　30Gsps 6bit ADC芯片面积为3.9mmx3.3mm，采用4路交织技术，子ADC采用自主创新的折叠内插架构。芯片内部集成三项误差校准电路，通过与FPGA配合可实现通道之间的自动校准。芯片输出采用24路高速串行数据接口，支持在30GSps采样率下全速率输出。芯片的最高采样率为30Gsps，每秒可产生300亿次模数转换，总功耗为8W。该款芯片的-3dB带宽为18GHz。在30Gsps采样率下，低频有效位达到5bit，高频有效位大于3.5bit，无杂散动态范围(SFDR)大于35dBc。
　　30Gsps 6bit DAC的芯片面积为3mmx2.8mm，采用了分段式电流舵DAC架构。该芯片集成24路高速串行数据接收器，以及4-1MUX高速电路，支持在30GSps采样率下全速率输出。该芯片还集成了占空比校正和延迟偏差校准电路。测试结果表明芯片在30Gsps采样率下工作时，低频无杂散动态范围(SFDR)达到44dBc，在第一奈奎斯特区内SFDR大于28.5dBc。芯片总功耗6.2W。
　　SFDR测试结果
　　高频测试结果
/Article/shidai/557.html一篇很好的AD转换设计中的基本问题整理
> 一篇很好的AD转换设计中的基本问题整理
一篇很好的AD转换设计中的基本问题整理
　　35.请问怎样尽量减小系统噪音对的影响?本文引用地址：
　　尽量减少输入噪音(可以差分输入的)，减小电源噪音。设计合适的滤波器等。
　　36.如何确定温度对基准的影响以及多最终转换精度的影响 ?
　　基准芯片资料中会有相关温度对基准影响的温度系数指标，一般为几个ppm/&C。
　　一般芯片资料没有参考电压随温度变化对ADC性能影响的测试参数。
　　37.如何实现对高速ADC的THD测试?
　　实际中是加一个高精度的基准源，而后用ADC采样，再做FFT分析，具体请见AN-835上面的介绍。
　　38.有什么办法可以减少开关电源的噪声对ADC的影响?
　　加入LC滤波，合理的layout如模拟地数字地分开。如果还不行，只能加低噪声的LDO。
　　39.如果ADC的传递函数线形度比较差，如何进行校准，有没有通过验证比较科学的方法?是否可以举例说明?
　　一般情况下都是做线性校正的，如果校正后还不能满足要求，那建议采用分段校正的方法。
　　40.相对于单端，差分有很多优势，但是还是有很多单端的ADC，差分模式有什么弱点吗?
　　和单端的输入相比，外围的电路相对复杂一些。
　　41.请问在高速数据采集系统设计中，我们怎样来确定采样率和存储器带宽?
　　采样率由待处理信号的频率决定。存储器带宽由采样率和处理器能力来决定。
　　42.请问AD前抗射频干扰滤波器一般应当达到什么样的性能指标 ?
　　这取决于您的应用，理想情况下就是只让有效带宽内的信号通过，但滤波器设计很难达到理想情况，所以要折衷考虑。
　　43.如果对视频信号进行数模/模数转换该如何选择转换器，它的关键性规格是哪几个方面呢 ?
　　主要是要看您所需要转换的视频信号格式，需不需要做色彩空间转换。是普通的并口接口还是HDMI的接口。
　　44.ADC的输出延时主要受什么因素的影响?
　　这是由ADC的内部参数决定的，具体要看不同型号的数据手册。
　　45.请问如何减小截断误差和增益误差?
　　对一个特定的ADC来说，它的Offset误差和Gain误差基本是一定的。但是Offset误差和Gain误差是可以通过软件校正消除的。
　　46.采集的数据中总是有错误的代码，有何种方法能够消除此错误代码?
　　要先确定错误代码是ADC输出错误还是MCU读取错误。如果是前者，那得看系统的设计是否合理，布局布线是否合理。
　　47.开关电源的地是否需要和ADC的模拟地分开吗 ?
　　ADC的模拟地通过一点接入开关电源输出滤波电容的地会减小电源纹波对ADC的影响。
　　48.PSRR指标指什么?
　　指的是电源电压抑制比。
　　49.最近我鉴定一只双电源ADC。 我将待测转换器的输入端接地， 并 且在LED 指示灯上观察其输出的数码。 令我非常惊奇的是为什么我所观察到的输出数码范围不是我所期望的一个数码?
　　导致这个问题的原因有很多种：输入信号源的范围，参考电压源的值，噪音的影响等等。
　　50.ADC的量化噪声为什么没办法消除?
　　因为采样不是理想，而是无限逼近的概念。
　　51.实际应用中INL、DNL那个指标对用户更有意义?
　　这两个指标都比较重要。
　　52.模拟地与数字地最后的连接方式应该是怎么样的?
　　尽量将模拟地和数字地分开，为了避免相互的干扰。但是在高速的ADC应用中，数字和模拟要求共地。
　　53.我现在需要安装节省空间的数据转换器,认为串行式转换器比较适合。为了选择和使用这种转换器,请问我需要了解些什么?
　　串行接口的ADC一般转换速度比较低，在10M以下，但是封装，读取会比较方便。你可以先看看你需要的位数，以低于10M的速度能不能满足你的要求。另外关键是MCU和ADC的接口，是使用模拟的SPI还是MCU的标准SPI接口。
　　54.对ad的时钟信号有什么要求?需不需要做一些温度、抖动方面的补偿?
　　不需要做补偿。ADC中内部已经做了相关的补偿。
　　55.对于单板结构，板子上有多个比如9片ADC的话，本讲座是建议ADC跨接模拟地和数字地?是否意味着要多点接地?
　　ADC需要接在系统的模拟部分。
　　56.什么时候用FPBW，什么时候用小信号BW，数据手册并没有把所有情况告诉我们。
　　FPBW与芯片的Slew Rate有关，当要把信号放大时，如果Slew Rate跟不上，输出信号就会失真。FPBW = SlewRate/2piVp，Vp为输出信号的电压。
　　57.请教专家，在采用R、C隔离时，若R较大会影响后面的ADC，若C较大会影响相位，具体设计时应该如何选择呢?
　　可以考虑在RC滤波后加一级运放做buffer.
　　58.数据转换器中最常见的错误主要有哪些?如何避免
　　ADC转换会受到Noise的影响，如果ADC转换的结果与理论值大概相等，那么可以通过在同一个输入电压上读多次转换结果，将转换结果平均来得到更为准确的值。
　　59.我们要的带宽为100hz,结果用的是带宽为1khz的放大器，如何有效解决抗干扰问题?
　　一般来讲，ADC前端需要加一个滤波，滤掉把有用带宽以外的噪声。
　　60.影响ADC的重要参数有哪些?如何在pcb设计中避免?
　　考虑ADC前端的抗混叠滤波器的设计，阻抗匹配，输入输出的阻抗。
　　61.在高速模数转换时，是不是不能以芯片内部的参考电压为准，都需要外部参考，有没有可能芯片内部参考电压也达到一般外部参考那么稳定?
　　使用内部参考电压，由于参考电压在ADC转换时会sink/source电流，这会影响ADC的电源电压，进而影响ADC的SNR。一般系统精度要求很高的场合常使用外部参考。
　　62.目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能达到多少?双通道,分辨率高于14bit,最高速率能达到多少?
　　14bit的ADC最高为150MSPS。
　　63.传递函数不连续(DNL不连续)会导致什么问题?如果应用中遇到这个问题，我应该如何处理?使用软件补偿吗?如果不连续，为什么芯片不能从硬件角度去做补偿?
　　DNL不连续会导致丢码，这个问题没有办法在外部做补偿，这是ADC本身的特性。ADI的ADC都是保证没有丢码的问题存在的。
　　64.开关电源对数据转换出错的影响有多大?开关电源的频率建议多高最为合理?
　　你可以加LDO或者LC滤波器减小电源纹波和噪声。一般ADC的PSRR会比较高，位数低的ADC如10bit对电源要求不高，但高位数的ADC如 16bit对开关电源要求比较高。开关电源频率选择和功率，效率有关。普通的开关频率一般选择为100KHz-300KHz。
　　65.从信噪比角度来看，要实现多路AD，是采用单个多路AD的芯片实现?还是用多个个单路的AD实现好?
　　采用多个ADC芯片效果会更好。因为单芯片多通道的芯片，通道之间会有干扰。
　　66.怎样判断转换错误是干扰信号引起的还是转换本身引起的?
　　对于高频的要用高精度的基准源，高精度的可以将输入端短路来测试ADC本身上的噪声特性。
　　67.为了降低高频干扰，开关稳压器后面使用LDO是否有好处?
　　会有好处。你可以选择低噪声的LDO。
　　68.那种类型的A/D在进行布线的时候，要特别的注意电磁干扰的抑制?有什么好的建议?
　　一般来讲ADC不需要考虑这个，而是在电源端考虑电磁干扰抑制。如果用到高速的数字器件或者时钟的话，可以考虑加一个屏蔽罩。
　　69.陷波器和抗混叠滤波器有什么不同?
　　陷波器就是将某一频率下的干扰做足够的衰减，可以理解为带阻滤波器，而抗混叠滤波器可以理解为低通滤波器。
　　70.噪声混叠是否会导致ADC的SNR下降?
　　混叠是由于采样率&2倍的信号频率是产生的，这是会使得滤波器的设计变得困难，从而噪声的滤除变得困难，SNR也会受到影响。
　　71.由LDO向ADC供电改为使用开关电源向ADC供电时,对EMC性能的影响?
　　这要看你开关电源的EMC处理情况，如果开关电源EMC/I处理不好，系统就有EMI/C问题。由LDO向ADC供电改为使用开关电源向ADC供电可能会影响ADC的精度。
　　72.如果测量的是很低频率的模拟信号(小于10Hz)，直接单端测量和将信号转换成差分信号后驱动ADC相比，哪种方式测量精度会更高?
　　你可以直接单端测量就可以。
　　73.脉冲模式的A/D时序控制复杂吗?是A/D内部实现的吗?
　　对于用户端来说，都是用CPU控制ADC的通信接口，这并不复杂。
　　74.为了消除噪声干扰，如何才能尽量减少AC环路 ?
　　布局布线的时候要尽量考虑信号线的回流路径，使得回路面积尽量小。
　　75.现在想做一个项目用到16位的高速ADC，但是前端模拟信号本身的噪声比较大，会浪费掉3~4位的精度，为此你们觉得选择16位的ADC有必要吗?
　　如果输入信号本身的噪声只要12位，而且无法通过处理来降低噪声，那么就不要使用16bit的ADC。
　　76.一般ADC封装上都有很多模拟电源引脚，比如AD7656就有8个AVcc，在设计PCB时，如何把他们连接到电源上?
　　最好是有一层电源平面，就近将AVCC接到电源上，注意电容的分布。新设计建议使用AD7656-1，与AD7656相比，-1电源引脚上需要的电容较少。
　　77.专家是否能推荐几款低温漂的Rail-to-Rail的高精度运算放大器呢?
　　AD8628、AD8638
　　78.现在的系统中很多都是单一的开关电源供电，那么对于系统中ADC、DAC的数字电源、模拟电源、数字地、模拟地，要如何处理?
　　数字电源可以通过一个磁珠后从模拟电源引出。如果允许，尽量使用分离的电源芯片为模拟和数字电源供电。
　　79.有些ADC会在时钟输入端加入高频抖动源，这样做能够提升adc的有效位数么?
　　可以用单电源供电，但要注意AD620的Reference需要接到0.5的电源电压处。
　　80.请问采样时如何才能避免信号的丢失?
　　只能通过提高采样率或滤波。
　　81.如何区分干扰是从前端进去的?还是从电源进去的?
　　对于高精度的应用，可以把输入端短路来测输出，如果干扰依然不变，就应该是电源和参考等引起的。
　　82.高速ADC和低速ADC在干扰的处理上有什么不同吗?
　　相同的是加入去藕电容来消除干扰。layout可能有些不同，高速ADC一般采样地平面，就近接地，低速一般是数字地模拟地分开，单地接地。
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一